【读书笔记·VLSI电路设计方法解密】问题7：什么是基于标准单元的专用集成电路 (ASIC) 设计方法论

标准单元方法论是一种基于预组装库单元的芯片设计方法。该库中包含的标准单元和宏单元（例如存储器、I/O、特殊功能单元、锁相环（PLLs）等）已经在预定的工艺节点中设计、布局并经过验证。这些单元经过完全表征，并在逻辑、时序、物理和电气模型方面进行了定义，并正确地打包在库中。当设计以寄存器传输级（RTL）格式创建后，它可以通过复杂的综合算法在逻辑综合过程中映射到这些预组装的单元中。逻辑综合步骤产生的网表随后进入物理实现过程，包括布局和布线步骤。

逻辑综合是将芯片的RTL描述转换为基于技术的门级网表的过程，使用的是库中的逻辑视图。与只包含功能信息的RTL描述不同，门级网表是设计在组件级别的标准单元表示形式。它由门实例和这些实例之间的端口连接组成。逻辑综合的主要要求是确保综合后的门级网表与原始的RTL描述在数学上等价。

布局（Placement）过程是将芯片从逻辑域转化为物理域的第一步。它根据设计约束确定网表中每个单元的物理位置。布局是一个复杂的过程，算法密集且耗时，布局工作的质量对芯片性能有着重要影响。接下来的布线（Routing）过程同样至关重要，它为逻辑连接网表中定义的信号网和电源网创建物理线连接。布线过程极其复杂，目标包括达到设计的速