配置AXI slave VIP，使其能接受两个outstanding transfer

最新推荐文章于 2024-08-07 23:20:35 发布
最新推荐文章于 2024-08-07 23:20:35 发布
阅读量4.2k 收藏 2
点赞数
分类专栏： SystemVerilog 文章标签： system object
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/naclkcl9/article/details/6037938
版权
为了使AXI从站VIP能够接受两个未完成的突发传输，需要设置dw_vip_axi_port_configuration::m_nNumOutstandingXact为n，这样从站就可以在不等待前一个突发传输结束的情况下提前响应ARREADY。
摘要由CSDN通过智能技术生成

To enable the outstanding burst of slave AXI VIP, please set dw_vip_axi_port_configuration::m_nNumOutstandingXact = n, then the Slave can response ARREADY earlier without waiting for the end of previous burst.

最低0.47元/天 解锁文章
naclkcl9
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【ARM AMBA AXI 入门 3 - AXI 协议中的 Outstanding transfer 】
CodingCos的博客
06-10 2508
从应用角度来思考这个问题：比如传输一段数据，假设没有 outstanding，必须要等到地址握手成功了才可以传输数据，而每一次握手过程中都不能保证主从机此刻都准备好，那这样在数据传输过程中就难免会有气泡，难以实现真正的全流水和满性能。所以从设计的角度，我们就有多发几个地址的需求，比如我们可以发出去10个地址，尽管我们还没给数据，但是可以让从机知道，我们接下来要向这些地址写数据，这样就可以不用刻板地遵循，每次都要写地址握手成功再写数据。所以，outstanding 就是发出去的地址数量。
【Verilog基础】AXI中常考面试点理解总结（包含Outstanding理解）
悟已往之不谏 知来者之可追
04-13 1万+
AXI中常考面试点理解总结（包含Outstanding理解）
唉outstanding
weixin_45077935的博客
04-18 271
如果URID=1,那么axi master 在发读操作时，比如发了arid=0的读，那么接下来又发arid=1的读，此时，axi master会将RREADY拉低，等到arid=0的读操作完成后，再处理arid=1的读操作，这是个隐蔽的知识点，非常细节，out-of-order 是以 id 来划分，发出读 命令是 arid=1, arid=1的顺序，读 DATA 返回的顺序是 rid=1（所有数据）, -> rid=0（所有数据）,这样是 out-of-order,关于这个概念，总是温故知新的感受。
Xilinx LogiCORE AXI Verification IP (VIP)
jerwey的博客
01-12 1696
简介 Xilinx LogiCORE AXI Verification IP (VIP)core是为了支持客户设计的基于AXI的IP的仿真而开发的。 AXI VIP是未加密的SystemVerilog源代码，由SystemVerilog类库和可综合的RTL组成。PG267 工作模式 (VIP)核心的使用方式如下: 生成 master AXI命令并写入负载 生成 slave AXI读负载和写响应 检查AXI事务的协议遵从性 AXI VIP有三种配置模式: AXI master VIP AXI slave
AXI4 我的初识
最新发布
weixin_45284871的博客
08-07 801
outstanding分为写outstanding和读outstanding，一般来说没有outstanding的正常情况下，我们写和读都是发起一次transaction，等到此次transaction完成响应握手之后（这个完成响应对于写操作来说是写响应通道的Bvalid和Bresp，对于读操作来说是读数据通道中的Rlast Rvalid Rresp），再发起下一次事务transaction，具体来说。
AXI Slave VIP that control the delay between the AREADY and AVALID
定戒慧
01-29 1618
There are two variables in AXI Slave VIP that control the delay between the AREADY and AVALID:  MAX:     dw_vip_axi_port_configuration :: m_nMaxDelay   = 5000  MIN:      m_nAvalidAreadyDelay  = 0;
AXI SLAVE VIP 图解
定戒慧
11-07 3930
下面给出systemverilog实现的AXI SLAVE VIP 的大致图解
AXI_SLAVE设计参考
01-27
AXI_SLAVE设计，来自于Xilinx官方的，程序非常规范。
【ARM AMBA AXI 入门 2 - AXI协议中的 BURST Transfer】
CodingCos的博客
06-06 1806
在地址总线上进行一次地址传输后，进行多次数据传输( data transfer），第一次地址传输中的地址作为起始地址，根据突发传输类型的不同，后续数据的存储地址在起始地址的基础上递增（INCR 模式）；或者首先递增，到达上限地址后回到起始地址，继续递增（WRAP 模式）；又或者后续数据都将不断写入起始地址，刷新起始地址上的数据（FIXED 模式）。
【ARM AMBA AXI 入门 4 - AXI 协议中的 Out-of-Order transfer and interleave 介绍 】
CodingCos的博客
06-10 1498
如果 master 在自己的写数据总线上，依次发出 WDATA2_0，WDATA1_0，WDATA2_1，WDATA1_1，WDATA2_2，WDATA2_3，WDATA1_2，WDATA1_3，这就叫写 out of order且 interleave；比如，不允许出现WDATA2_1，WDATA1_0，WDATA2_0，WDATA1_1，WDATA2_2，WDATA2_3，WDATA1_2，WDATA1_3这样的。这样的数据是有可能的，这就是读的。这样的数据是有可能的，这就是。
AXI VIP简介
qq_40180061的博客
08-29 518
AXI Pass-through VIP(无存储器模型)AXI Pass-through VIP（有存储器模型）生成AXI从（Slave）接口读取有效载荷和写入响应。生成AXI主（Master）接口命令和写入有效载荷。AXI Slave VIP （无存储器模型）AXI Slave VIP（有存储器模型）检查AXI传输事务是否符合协议标准。2、支持5种不同配置。
AXI 基础第4 讲——使用 AXI VIP 作为 AXI4 主 (Master) 接口的协议检查工具
塔克拉玛与大兴安岭的博客
04-17 2758
该技术文章来源于Xilinx中文论坛 “Xilinx 产品设计与功能调试技巧 “ 板块，更多内容请访问 https://forums.xilinx.com/cn 此次转载已获授权，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途 在 AXI 基础第 2 讲 一文中，曾提到赛灵思 Verification IP (A...
开发者分享 | AXI 基础第1讲-使用 AXI Verification IP (AXI VIP) 对 AXI 接口进行仿真
OpenFPGA的博客
07-08 1740
点击“蓝字”关注我们赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。此 IP 只是仿真 IP，将不进行综合（它将在 Pass-through 配置中被连线所替代）。AXI VIP IP 核用途如下：生成 Master AXI ...
AMBA协议-AXI协议详解（读写时序、Outstanding、乱序传输、原子操作）
qq_57502075的博客
05-03 1万+
目录1. AXI 写通道信号1.1. 写地址通道信号1.2. 写数据通道信号1.3. 写response通道信号1.5. 握手规则1.4. AXI 写通道之间关系 2. AXI 读通道信号2.1. 读地址通道信号2.2. 读数据通道信号2.3. AXI 读通道之间关系 3. AXI传输3.1. AXI突发读传输3.2. Overlapping 突发读传输3.3. AXI突发写传输3.4. 非对齐传输4. AXI outstanding5. AXI 乱序传输（Out of order）6. 原子操作（Atom
AXI中的传输类型——图文解释（Burst / Outstanding / Out-of-order 等）
热门推荐
Mr.翟的博客
01-08 3万+
文章目录一、Burst Transfer二、Outstanding Transfer三、Out-of-order Transfer四、Interleaving Transfer五、Narrow Transfer六、Unaligned Transfer 一、Burst Transfer   AXI burst读操作：master只需要发送burst的起始地址，slave会根据burst的起始地址与burst场地自动进行地址计算，将对应的数据与响应发送到master侧。        AXI burst写操作中
AXI VIP Master
定戒慧
11-08 4027
here is block diagram for AXI MASTER VIP. 1. semaphore put-then-get can notify all previously queued task are finished.  wait until wait transaction are executed. Just like sync or block instruction.
【经验分享】Xilinx AXI VIP使用说明
OpenFPGA的博客
10-12 1924
AXI总线在FPGA设计中使用越来越频繁，但初学的同学经常会因为对协议的理解不够深入，写出来的代码经常会出现死锁等问题，对FPGA设计与调试带来很多不必要的麻烦。为了解决这个问题，我们可以使用Vivado生成AXI VIP（AXI Verification IP）来对自己设计的AXI接口模块进行全方位的验证（如使用VIP的Master、Passthrough、Slave三种模式对自己写的AXI接口...
axi vip使用
oldmoney
08-31 450
AXI VIP的简单使用–山音水月Xilinx AXI VIP使用教程AXI VIP 中产生传输事务的基本方法AXI 基础第 4 讲 - 使用 AXI VIP 作为 AXI4 主 (Master) 接口的协议检查工具
synopsys axi vip
10-13
Synopsys AXI VIP是一款基于Advanced eXtensible Interface（AXI）协议的仿真验证IP。AXI是ARM公司推出的一种高性能、高带宽、可扩展的总线协议，广泛应用于片上系统（SoC）设计中的外设间通信。 Synopsys AXI VIP提供了一套完整的仿真验证环境，用于验证SoC设计中的AXI接口功能和互联性。它具有高度可配置性，可以支持多种AXI标准，包括AXI3、AXI4和AXI4-Lite。通过使用AXI VIP，设计工程师可以更轻松地验证他们的SoC设计是否符合AXI协议的要求。 AXI VIP提供了大量的功能和特性，以帮助设计工程师进行全面的验证。它支持多种事务类型，包括读和写，还可以模拟错误情况，如超时、响应错误和数据错误。此外，它还支持多通道、多时钟域和打包管理等高级功能，以满足不同的设计需求。 使用AXI VIP进行仿真验证可以带来许多好处。首先，它可以提高验证效率，减少验证时间和成本。其次，它可以帮助发现和解决潜在的设计错误和兼容性问题。最后，它可以提供详细的仿真结果和报告，为设计工程师提供可靠的验证数据。 总之，Synopsys AXI VIP是一款强大的仿真验证IP，用于验证SoC设计中的AXI接口。它提供了丰富的功能和特性，可以提高验证效率并帮助发现设计错误。使用AXI VIP进行仿真验证可以帮助设计工程师确保设计符合AXI协议的要求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值