【ARM AMBA AXI 入门 4 - AXI 协议中的 Out-of-Order transfer and interleave 介绍 】

已于 2023-11-10 15:22:45 修改
阅读量1.4k 收藏 7
点赞数 1
分类专栏： # ARM AMBA AXI 系列 文章标签： AXI out-of-order interleave read interleave axi burst 乱序传输
于 2023-06-10 17:18:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/131143880
版权
ARM AMBA AXI 系列 专栏收录该内容
25 篇文章 20 订阅 ¥49.90 ¥99.00
订阅专栏
本文介绍了ARM AMBA AXI协议中的Out-of-Order传输和Interleave操作，主要涉及AXI写入和读取过程中的顺序与乱序概念。在AXI总线中，虽然数据块内的顺序是固定的，但块间或读写之间允许乱序。同时，文章探讨了写入交错与读取交错的实现和限制，强调了在设计时，master需要支持读取的乱序和交错，而slave则需要支持写入的乱序操作。
摘要由CSDN通过智能技术生成


请阅读【ARM AMBA AXI 总线 文章专栏导读】

文章目录

上一篇：ARM AMBA AXI 入门 3 - AXI 协议中的 Outstanding transfer
下一篇：ARM AMBA AXI 入门 5 - AXI 协议中的 QoS信号及User信号介绍

1.1 AXI Out-of-Order

当一个master向一个或多个slave发出数据块读/写请求时，AXI总线要求在同一个数据块内，每一个数据的读/写的完成必须按照顺序。但数据块之间，或读取与写入之间，AXI总线并不要求完成读/写的顺序与发出读/写请求的顺序保持一致，也就是允许读/写事务的乱序（Out-of-Order）。

AXI总线的每个通道上的每一个读/写请求、数据结果，以及写入回

了解本专栏 订阅专栏 解锁全文
主公讲 ARM
关注
  • 1
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
【AMBA总线三部曲】AXI协议理解
TommiWei的博客
08-04 1201
这篇文章让你必须了解AXI，通俗易懂，一看就懂！
【ARM AMBA AXI 入门 3 - AXI 协议中的 Outstanding transfer 】
CodingCos的博客
06-10 2438
从应用角度来思考这个问题：比如传输一段数据，假设没有 outstanding，必须要等到地址握手成功了才可以传输数据，而每一次握手过程中都不能保证主从机此刻都准备好，那这样在数据传输过程中就难免会有气泡，难以实现真正的全流水和满性能。所以从设计的角度，我们就有多发几个地址的需求，比如我们可以发出去10个地址，尽管我们还没给数据，但是可以让从机知道，我们接下来要向这些地址写数据，这样就可以不用刻板地遵循，每次都要写地址握手成功再写数据。所以，outstanding 就是发出去的地址数量。
AXI中的传输类型——图文解释（Burst / Outstanding / Out-of-order 等）
热门推荐
Mr.翟的博客
01-08 3万+
文章目录一、Burst Transfer二、Outstanding Transfer三、Out-of-order Transfer四、Interleaving Transfer五、Narrow Transfer六、Unaligned Transfer 一、Burst Transfer   AXI burst读操作：master只需要发送burst的起始地址，slave会根据burst的起始地址与burst场地自动进行地址计算，将对应的数据与响应发送到master侧。        AXI burst写操作中
AXI三板斧之Outstanding、Out-of-order、interleaving
最新发布
u011075954的专栏
06-19 836
out-of-order，连续发送地址1和地址2，然后连续发送地址1要写入的数据和地址2要写入的数据，如果地址1对应的slave是busy，数据暂时无法写入，而地址2对应的slave是idle，那么数据可以先写入slave2，即先完成后发的地址2的操作，再完成地址1的写操作，这就是out-of-order。比如，可以连续发送地址1和地址2，然后连续发送地址1要写入的数据和地址2要写入的数据，最后依次等待地址1的响应和地址2的响应。请问，AXI Outstanding特性相比AHB的时序特性提高在哪里？
AXI outstanding out-of-order interleaving
qq_33473931的博客
09-20 399
最近把AXI的out-of-order忘记了，惭愧惭愧。记一下笔记。
AXI总线的out of order/interleaving到底是怎么一回事？
qiuzhongyu123的博客
11-17 1万+
文章目录一、前提概念1. transaction ID2. 无需保序的transactions3. 必须保序的transactions4. 从master、slave、interconnect的角度看ID二、使用步骤1.引入库2.读入数据总结 一、前提概念 1. transaction ID AXI的每个Channel都有ID信号，用于区分transaction的身份。围绕ID引申出transaction之间的顺序问题。 Read transaction中，返回的read data的RID需与相应读地
axi 中 outorder和interleave
xiangsiersheng0的博客
12-22 1674
outorder和interleave@TOC 站在master和slave两个角色分别来看吧。 对于AXI master,先看写操作。如果分别发出WCMD1和WCMD2两个写命令给两个不同的slave，假设这两个写命令都是四拍的数据分别记为WDATA1_0，WDATA1_1，WDATA1_2，WDATA1_3，以及WDATA2_0，WDATA2_1，WDATA2_2，WDATA2_3。 如果master在自己的写数据总线上，依次发出WDATA2_0，WDATA2_1，WDATA2_2，WDATA2_3，W
AXI 的乱序操作
better_xiaoxuan的博客
12-18 1万+
Cachable和bufferable一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种Buffer,在接受了上一级的Request之后立
【ARM AMBA AXI 入门 5 - AXI 协议中的 QoS信号及User信号介绍 】
CodingCos的博客
06-12 3513
在芯片设计中，以内存带宽为例，对于手机 SoC 或通用的图像 GPU而言，显示接口模块显然需要稍高一些的优先级，否则打游戏时显示图像不流畅会极大的影响用户体验。要注意的是，如果是不同厂家的 IP，在集成时千万要看好了USER信号的具体用法，很有可能不兼容，不能直连。增加的 QoS 信号可以在这句话的基础上进一步指导 Transaction 的执行顺序，通常情况下，高优先级, QOS信号数值也会大一些。就是在资源有限的情况下，尽可能的保证高优先级的模块或组件获得足够的资源，比如内存带宽。
【ARM CoreLink 系列 4.1 -- NI-700 interconnect hub 控制器详细介绍】
CodingCos的博客
04-26 404
对于HSNI（高速互连）请求除外，所有NI-700端点和传输组件的最小延迟为每个块一个周期( one cycle per block)。HSNI请求的最小延迟为两个周期。配置有512位链路宽度并以1GHz频率运行的NI-700互连，提供了64GB/s的原始带宽。多个请求者和完成者：支持AXI5、ACE5-Lite、ACE5-LiteACP、AHB5、APB3和APB4协议的组合。仅在AMNIs（高级微网络接口）上支持AXI3协议：特定于AMNIs的协议支持。
axi4协议的乱序_AXI协议（一）
weixin_34071707的博客
01-26 1569
最近弄Zynq，不懂AXI协议Zynq很难玩儿的转。这些笔记主要攻克AXI中的一些难题。所有的AXI4包含了5个不同的通道：(1)读/写地址通道(Read/Write address channel, AR/AW)：读、写传输每个都有自己的地址通道，对应的地址通道承载着对应传输的地址控制信息。(2)读数据通道(Read data channel, R)：读数据通道承载着读数据和读响应信号包括数据总...
out of order write
duguyidao的专栏
05-06 262
17. Out of order execution (PPro, PII and PIII) -------------------------------------------------------------------------------- http://www.XiaoHui.com 日期: 2000-04-01 14:00 　　您好, 来自 www.google.c...
AXI interleaving。
u014566195的博客
11-01 2925
注意interleving和out of order的区别： 一个burst请求是一个transaction，假设transaction的burst length=5。那么数据通道对于一个transaction来说会有5个transfer。假设2个transaction的ID分别为ID0和ID1。每个transaction之间的transfers分别为：ID0_0、ID0_1、ID0_2、ID0_3、ID0_4，每个transfer对应一个beat。 out of order： ID请求序列：...
【AXI】解读AXI协议双向握手机制的原理
weixin_43698385的博客
06-10 1万+
AMBA3与AMBA4协议中AXI双向握手机制的详细解读
AMBA协议之AXI协议
m0_59208577的博客
09-25 263
(3) 再考虑到复杂系统的总线设计，master依次接收到RDATA2_0，RDATA1_0，RDATA1_1，RDATA1_2，RDATA2_1，RDATA2_2，RDATA1_3，RDATA2_3这样的数据是有可能的，(2) 对于由宽度大于一个字节的数据传输组成的任何突发，必须访问的第一个字节可能与自然数据宽度边界不对齐。定义：Master也许需要对不同的地址和Slave进行访问，这样，由于Slave的响应时间不同，其返回给Master的数据也有先后，可能并不是按照Master发出的控制先后返回的，
axi 不同传输类型比较及Q&A（持续更新）
dinghj3的博客
12-04 621
传输类型含义解释效果突发传输master发送控制信息和首地址信息给slave，slave根据这些信号计算接下来的地址信息。一拍地址和控制信息，操控多拍数据的读出/写入，减少了地址反复握手带来的延迟。提高超前传输前一次burst传输还没完成时，就开始下一次数据传输一次握手，发送10个burst，减少burst握手带来的时间损耗；主设备发送10个地址和控制信号，缓存起来，1个burst结束后马上执行下一个前一次burst传输还没完成时（），就开始下一次数据传输；多笔burst传输的效率。
AXI 总线问答
Future Chaser的博客
07-17 1672
只有在burst传输的最后一拍才能拉高WLAST，在burst传输的中间拉高WLAST是违反协议的行为。VALID/READY握手机制只允许一个方向的数据流，所以对于读事务，数据（data和resp）从slave流向master，而对于写事务，数据从master流向slave，所以就需要单独的响应通道。所有的AXI信道只在1个方向传递信息，所以才需要一个单独的写响应通道。AR总线和AW总线是独立的，不管读写请求的地址是否顺序发出的，响应的数据都可能是无序的，他们之间是通过awid和arid对应配对的。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值