第六章-DC bias电路的设计

1.好的bias电路有如下特点：

2.偏置电阻一般为kΩ级别较好。提高制作良率。基极的分压电阻小了，射频信号会到地，影响噪声系数和增益。

3.失真与偏压有关，栅极/基极的电压越低，越容易失真，如A类PA基本无失真，B类会有交越失真，且增益更低。失真会影响InterModulation。手机一般不会工作在B或C类，无法接受失真。

VCO不想要失真，一般偏置在A类，若输出功率足够时，偏置可以更低。

GSM:允许较多的失真，效率较高。

CDMA：要求的高线性度。

4.双电源供电时，先加负电压（最大电流就被限制住，不会烧坏管子）

5.RF chock:wL>200欧姆；隔直电容：1/wC<1欧姆。谐振在自振频率最佳。

      

注意：Emitter 电阻和旁路电容最好不要用。前者会恶化增益及噪声性能，后者容易在低频振荡。旁路电容在低频时容值更小，容易形成colpitts振荡器，使得电路不稳定。

6.频率选择性偏置网络

（d）R1,R2最好为kΩ级别。

7.

集电极的电感可能为chock, 可能为匹配的电感。

8.拿到晶体管设计一般放大器，可以先计算P1dB,有三种情况（负载线的斜率不同）：

case1:直接用矢网（斜率为1/50欧姆）测：P1dB=0.5*(ICQ^2)*50

case2:共轭匹配（斜率为1/RML：输出阻抗的倒数）：

case3:Power matched晶体管（负载线越对称，P1dB越大）

例题：