ZedBoard+Vivado(三)——自定义AXI外设IP核实现流水灯

最新推荐文章于 2024-07-29 14:32:22 发布
最新推荐文章于 2024-07-29 14:32:22 发布
阅读量3.6k 收藏 27
点赞数 4
分类专栏： 嵌入式 文章标签： Zedboard Vivado
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/q416524389/article/details/83927173
版权
本教程详细介绍了如何使用ZedBoard和Vivado2018.2创建一个自定义AXI外设IP核，实现流水灯功能。步骤包括创建工程、设计AXI外设IP核、在IP Integrator中配置、综合、实现、生成Bitstream以及在SDK中的应用。通过创建自定义IP核，实现了与硬件LED的连接，并通过约束文件完成连线，最终烧录到FPGA并运行程序展示流水灯效果。
摘要由CSDN通过智能技术生成

硬件：Zedboard
软件：Vivado2018.2 + Win10

1 设计

功能：流水灯
语言：Verilog + C
流程：创建工程->创建AXI外设IP核->IP Integrator->综合、实现、生成Bitstream->SDK

功能图如下，图中的GPIO IP使用自定义的AXI外设，而不使用AXI_GPIO
在这里插入图片描述

2 流程

2.1 创建工程

参考ZedBoard+Vivado(一)

2.2 创建AXI外设IP核

点击Tools->Create and Package New IP
在这里插入图片描述
点击Next
在这里插入图片描述
选择Create a new AXI4 peripheral
在这里插入图片描述
默认或者手动输入相关描述
在这里插入图片描述
使用AXI-Lite，Slave模式
在这里插入图片描述
选Add IP to the repository，以便我们后续添加该IP核，点Finish
在这里插入图片描述

2.2 IP Integrator

IP INTEGRATOR->Create Block Design，在add IP中输入myip和ZYNQ7 Processing System，并其加入到Diagram中

最低0.47元/天 解锁文章
q416524389
关注
专栏目录
【FPGA入门一】一个简单的LED流水灯
qq_45659777的博客
04-30 6496
文章目录一.FPGA简介相关名词解释硬件资源FPGA开发流程二.编写一个简单的流水灯项目Quartus软件介绍：新建工程编写Verilog HDL文件查看RTL级门电路仿真测试硬件测试三.总结 一.FPGA 简介 FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 与
MicroBlaze自定义custom IP核实现流水灯(用verilog写的IP逻辑)，有实例
qq_35809085的博客
11-25 1853
参考文档：https://indico.desy.de/indico/event/5126/session/0/contribution/27/material/slides/0.pdf 可以参考这个文档来自己 Adding custom IP，不过这个文档建立的是一个PWM的IP核，并且使用VHDL写的IP逻辑。 这个文档对应官方历程：https://www.avnet.com/shop/us/...
Vivado创建AXI示例代码的IP核
最新发布
weixin_51508867的博客
07-29 216
Vivado创建AXI示例代码的IP核
AXI-Lite 自定义IP
OpenFPGA的博客
10-19 642
AXI-Lite 自定义IP目的：通过嵌入式软核或者硬核通过AXI_Lite接口（Master）控制FPGA端引脚的GPIO。实现框图：图4‑50 自定义IP应用框图按照AXI互联机制我们...
MYIR-ZYNQ7000系列-zturn教程(26)：自定义axi_lite IP点亮LED灯
瞎想的博客
07-23 1727
开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这个工程主要功能是自定义一个axi_lite IP然后 在SDK中控制LED闪烁 工程链接：https://pan.baidu.com/s/1W2p50NZP6hKMQEdFbTcLDA 提取码：r5kn step1 新建一个vivado工程和自定义一个axi_lite IP核 然后在这...
AXI协议与自定义AXI4-Lite外设
小裘的博客
11-25 1572
引言   之前在Xilinx的FPGA上做设计，只是知道AXI接口，但是没有详细地了解过这个协议，现在需要用AXI总线做整个系统的设计了，所以还是有必要详细了解一下这个协议。 参考资料 IHI0022H: AMBA AXI and ACE Protocol Specification IHI0051A: AMBA 4 AXI4-Stream Protocol Specification   上面这两篇都是ARM官方的文档，都可以在ARM的官网找到，这两个文档对AXI4、AXI4-Lite和AXI4-Stre
vivado+zedboard之初跑流水灯教程（网上所有教程更正版）
12-31
### vivado+zedboard之初跑流水灯教程 #### 一、环境配置与工程创建 **1.1 新建工程** 为了实现ZedBoard上的流水灯功能，首先需要使用Vivado 2016.2版本创建一个新的工程。具体步骤如下： 1. **启动Vivado**: ...
尝试与理解vivado下的zynq7使用流程（通过）Vivado+Zedboard之流水灯例程
iatkotw1998的博客
12-10 6587
第一部分：前言 因为刚拿到zedboard这块板子，所以一直在尝试先跑上一个例程。这篇博客https://blog.csdn.net/weixin_42639919/article/details/81130581的整个流程相当详细，而且在vivado2018.2上尝试后确实是可以正常运行的。但有几个点想补充一下，也是在尝试的过程中碰到的问题。 第二部分：尝试 2.1 vivado2018在...
AXI总线（轻松搞定AXI总线）源码和验证工程AXI4.rar
06-26
在ZYNQ系列FPGA中，AXI总线是实现处理器与外设间数据传输的关键接口。本资源"AXI总线（轻松搞定AXI总线）源码和验证工程AXI4.rar"提供了学习和理解AXI总线协议的实践材料。 AXI4是AXI总线协议的一个版本，它包括了...
CH10_AXI_User_GPIO_axi_gpio_
10-01
”指的是一个关于使用AXI GPIO（Advanced eXtensible Interface General Purpose Input/Output）自定义IP核的教程或项目，重点是扩展到支持8个用户定义的GPIO引脚，并通过Software Development Kit (SDK)进行功能...
fpga axi-can ip核数据手册
06-07
fpga axi-can ip核数据手册
AXI外设IP的AXI-lite代码阅读记录
XY_Chang的博客
08-09 906
AXI lite 总线源码时碰见未见过的运算符，所以搜索记录下 “+:”、"-:"语法 运算符，运用在多位的变量中，如下： slv_reg0[(byte_index8) +: 8] <= S_AXI_WDATA[(byte_index8) +: 8]； "+:" 变量[起始地址 +: 数据位宽] 等价于 变量[(起始地址+数据位宽-1)：起始地址] data[0 +: 8] //等价于--> data[7:0] data[15 +: 2] //等价于--> data[16:15] "-
Xilinx AXI CAN
一个早起的程序员
03-02 6738
目录 1.AXI CAN框图 2.MicroBlaze扩展CAN接口 3.IP获取方式 1.AXI CAN框图 2.MicroBlaze扩展CAN接口 通过AXI接口，可以通过FPGA扩展出多个CAN节点，相当灵活。 3.IP获取方式 关注【一个早起的程序员】。 ...
十七、基于软核和CAN搭建FPGA在线升级系统设计
weixin_41838250的博客
03-22 859
基于软核实现Can通信；逻辑实现Flash文件升级
XILINX文档索引
weixin_38489928的博客
02-28 637
机器翻译xilinx文档索引
Xilinx microblaze axi can 使用说明
比特流1024的博客
11-08 1005
Xilinx microblaze axi can 使用说明,本次主要描述在SDK上如何配置波特率和采样率这两个关键的信息。
AXI总线之寄存器配置实现
kemi450的专栏
05-08 4584
在zynq系列中，PS与PL的数据交互主要通过AXI总线进行，对于少量数据的传输（如寄存器配置、状态信息获取等）常常采AXI4-LITE。对于大量的、高速的数据传输，常采用AXI4-FULL。虽然官方也有不少模板，但是本着“自给自足”的原则，结合“适合自己的才是最好的”的方针，决定自己设计一个Slave AXI4 Lite接口。 设计目标： CPU通过AXI4-Lite接口与FPGA进行数据交...
ZYNQ学习之路11.AXI DMA
亦梦云烟的博客
03-08 5656
一.AXI DMA简介 AXI DMA IP核提供了AXI4内存之间或AXI4-Stream IP之间的内存直接访问，可选为分散收集工作模式，初始化，状态和管理寄存器等通过AXI4-Lite 从机几口访问，结构如图1所示，AXI DMA主要包括Memory Map和Stream两部分接口，前者连接PS段，后者连接带有流接口的PL IP核。 图1 AXI DMA结构框图 AXI DMA...
vivado+axi外设
01-20
在Vivado中，您可以使用AXI外设来设计和实现自定义的外围设备。 以下是使用Vivado和AXI外设的一般步骤： 1. 打开Vivado并创建一个新的项目。 2. 在项目导航器中，选择“Create Block Design”来创建一个新的块设计...
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值