ZedBoard+Vivado(四)——源文件自定义IP核及调用

硬件：Zedboard
软件：Vivado2018.2 + Win10

1 设计

为了将关注点集中在创建和调用IP核的过程中，IP核代码采用简单的加法器。
功能：加法器
语言：Verilog
代码

`timescale 1ns / 1ps

module Add_USR_IP #(parameter WIDTH = 1)(
    input [WIDTH:0] a,
    input [WIDTH:0] b,
    output cout,
    output [WIDTH:0] c
    );

    assign {cout, c} = a + b;

endmodule

2 流程

2.1 创建工程

参考ZedBoard+Vivado(一)

2.2 创建IP核

首先，将第一部分的代码添加到工程中

接下来，Tools->Create and Package New IP

直接Next，这里注意选择Package your current project，用当前工程来创建IP核，Next