QuartsII-基于VHDL的设计以及基于VHDL和原理图的混合设计

一、基于VHDL的设计

之前介绍的都是基于原理图的设计，且调用的都是软件自带的模块；虽然它已经集成很多模块，但还是不能满足所有设计要求，这时就需要自己编写VHDL代码进行设计。
选择File->New菜单项，在弹出的New对话框中选择VHDL File选项，单击OK退出对话框。在VHDL编辑窗口中，输入以下代码：

library ieee;
use ieee.std_logic_1164.all;
entity test11 is
			
port(x:in std_logic;
			y:out std_logic);
			end test11;

architecture dataflow of test11 is

begin

		y<=not x;

end dataflow;

保存代码，然后进行编译即可。

二、基于VHDL和原理图的混合设计

代码编译成功后，选择File->Create/Update->Create Symbol Files for Current File选项，选择File->New菜单项，在弹出的New对话框中选择Block Diagram/Schematric File选项，单击欧克退出对话框。返回新建原理图文件窗口，在空白处双击，则在弹出Symbol对话框的Libraries列表框中会多出一个Project选项。单击project选项会出现刚刚生成的模块，单击模块，再点击OK退出。如下图所示：
<