文章目录
4.24 读操作
4.24.1 读时序的定义
当DLL使能且锁定后,读时序在此章节中定义。
Data strobe的上升沿方面的时间参数:
tDQSCK min/max表示DQS的上升沿相较于CK_t和CK_c的时序最小值最大值,两者对应的窗口期时间参数为tDQSCKi。
tDQSCK表示DQS的上升沿相较于CK_t和CK_c的时序。
tQSH表示DQS_t - DQS_c = 1的持续时间。
tDQSQ表示DQ上最新的有效数据的变化时序。
tDH表示DQ上最早的无效数据的变化时序。
Data strobe的下降沿方面的时间参数:
tDQL表示DQS_c - DQS_t = 1的持续时间。
tDQSQ表示DQ上最新的有效数据的变化时序,也就是DQS_t/c上升沿到数据眼图左边界的时序参数。
tDH表示DQ上最早的无效数据的变化时序,也就是DQS_t/c上升沿到数据眼图右边界的时序参数。
tDQSQ在DQS的上升沿和下降沿处都有定义,且此参数并非由tAC决定。
下图表示了上述时序参数。
4.24.1.1 读时序; 时钟到DQS的关系
时序参数见上节所示,其中补充两个时序参数,tLZ(DQS)和tHZ(DQS),分别对应前导和后导时序。时序图如下图所示。
注意图中最上方的‘RL measured to this point’这句话,说明read latency延迟的计算是从此处开始的。
NOTE1 在突发传输中国,相同温度和电压条件下,DQS的上升沿是会在tDQSCKi窗口期中变化的,这个窗口期最左端为tDQSCK(min),最右端为tDQSCK(max)。
NOTE2 尽管有note1的存在,假设在时刻T(n)处,对应的DQS正好位于tDQSCKi窗口期的右边界(即满足tDQSCK(max)),那么在T(n+1)时刻,此处的DQS不能在窗口期的最左边变化(即满足tDQSCK(min))。原因为
如果 tDQSCK(n+1) < 0;
tDQSCK(n) < 1.0*tCK - (tQSHmin + tQSLmin) - |tDQSCK(n+1)|
NOTE3 tDQSH和tDQSL定义如上节所示
NOTE4 tLZ(DQS)min和tHZ(DQS)min与tDQSCKmin无关,tLZ(DQS)max和tHZ(DQS)max与tDQSCKmax无关。
NOTE5 读前导的最小脉冲宽度时序为tRPRE(min)。
NOTE6 最大的读后导窗口期为tDQSCK(min)+tQSH(min)+tHZ(DQS)max。其中前两项为左边界,后一项为右边界。这里不应该是加tDQL(min)吗?
NOTE7 最小的读后导脉冲为tRPST(min)。
NOTE8 最大的读前导窗口期为tLZDQS(min)(左边界)和tDQSCK(max)(右边界)。
4.24.1.2 读时序; DQS和Data的关系
当DLL使能且lock后,DQS和Data的关系如图71所示。
Data有效窗口:
tDVWd为每个器件每个UI的数据有效窗口,且在给定的DRAM中,tDVWd源于每个UI的(tQH - tDQSQ)。这个参数由设计(design)决定。实际上这就是所有DQ信号集合起来的眼图。
tDVWp为每个pin每个UI的数据有效窗口,且在给定的DRAM中,tDVWp源于每个UI的(tQH - tDQSQ)。这个参数同样由设计决定。实际上是单个DQ的眼图。
由于每个DQ不可能同时到达,故图中取出最先到达和最后到达的两个典型的DQ信号。
NOTE1 BL=8, AL=0, CL=1, Preamble=1tCK.
NOTE2 Dout n = 从第n列中读出的数据。
NOTE3 图中READ命令之后的DES命令,在此处仅用于说明,其它命令在此时是能够发送的。
NOTE4 在T0时刻,BL8的设置通过MR0 A[1:0] = 00且A12 = 1确定。
NOTE5 输出的时序与VDDQ,DLL使能锁定有关。
NOTE6 tDQSQ是DQS和DQ间的关系,而不是DQS和CK的关系。
NOTE7 对于同一个DQ线,上一个突发传输中,这个DQ线上的数据相较于其它DQ线最先来,下一个突发传输中,此DQ数据并不一定先到达(虽然有可能还是最先到达),可能是比其它的DQ延后一些。
4.24.1.3 前导时序(tLZ(DQS), tLZ(DQ))和后导时序(tLZ(DQS), tLZ(DQ))的计算
tHZ和tLZ转换与有效的数据转换发生在同一时间窗口内。这些时间参数根据特定的电平而定。下图展示了通过测量两个不同电压下的信号,计算DRAM器件不再驱动tHZ(DQS)和tHZ(DQ)时的电压点的方法,或计算DRAM器件开始驱动tLZ(DQS)、tLZ(DQ)时对应的电压点方法。只要计算一致,实际的电压测量点并不重要。时序 tLZ(DQS),tLZ(DQ),tHZ(DQS)和tHZ(DQ)是单端时序(也就是说不像DQS信号那样分为DQS_t和DQS_c两个信号的时序)。
可能上面一段话翻译得并不是很好,不过结合下面的图表可以很清楚地理解上句话的含义,英文文章总是这样,先总述,再分写,总述总会搞得人不明不白。
计算tLZ(DQ)时间的一个点在read latency之后的CK_t和CK_c的交点,其中CK_t为上升沿,另一个点为电压下降曲线的延长线与1.0VDDQ的交点。
对于BL8,计算tHZ(DQ)时间的一个点在read latency + 4nCK周期后的CK_t和CK_c的交点,其中CK_t为上升沿,另一个点为电压上升曲线的延长线与0.4VDDQ的交点。
对于BL4,计算tHZ(DQ)时间的一个点在read latency + 2nCK周期后的CK_t和CK_c的交点,其中CK_t为上升沿,另一个点为电压上升曲线的延长线与0.4*VDDQ的交点。
NOTE1
低电平的值计算方式为:VDDQ/(50+34)x34 = 0.4 x VDDQ
驱动阻值:RZQ/7(34ohm)
有效测试负载:50ohm to VTT = VDDQ
表46展示了tLZ(DQ), tHZ(DQ)时序测量的参考电压,其中Vsw1和Vsw2在上图中有所展示。
下图展示了DQS的tLZ(DQS)和tHZ(DQS)计算方式。
当前导为1tCK时,计算tLZ时序的其中一个点为发送读命令后的read latency - 1时的CK交点,其中CK_t为上升沿。
当前导为2tCK时,计算tLZ时序的其中一个点为发送读命令后的read latency - 2时的CK交点,其中CK_t为上升沿。
另一个点为电压下降的延长线与1.0*VDDQ的交点。
当BL=8,计算tHZ时序的其中一个点为发送读命令后的read latency + 4nCK的CK交点,其中CK_t为上升沿。
当BL=4,计算tHZ时序的其中一个点为发送读命令后的read latency + 2nCK的CK交点,其中CK_t为上升沿。
另一个点为电压上升沿的延长线与0.4*VDDQ的交点。
NOTE1
低电平的值计算方式为:VDDQ/(50+34)34 = 0.4VDDQ
驱动阻值:RZQ/7(34ohm)
有效测试负载:50ohm to VTT = VDDQ
表47展示了tLZ(DQS), tHZ(DQS)时序测量的参考电压,其中Vsw1和Vsw2在上图中有所展示。
4.24.1.14 tRPRE计算(DQS_t, DQS_c differential READ Preamble)
计算DQS差分信号的脉冲宽度tRPRE如下图所示。
NOTE1
低电平的值计算方式为:VDDQ/(50+34)34 = 0.4VDDQ
驱动阻值:RZQ/7(34ohm)
有效测试负载:50ohm to VTT = VDDQ
表48展示了tRPRE时序测量的参考电压,其中Vsw1和Vsw2在上图中有所展示。
4.24.1.14 tRPST计算(DQS_t,DQS_c differential READ Postamble)
同理,计算DQS差分信号的脉冲宽度tRPST如下图所示。
NOTE1
低电平的值计算方式为:VDDQ/(50+34)34 = 0.4VDDQ
驱动阻值:RZQ/7(34ohm)
有效测试负载:50ohm to VTT = VDDQ
表49展示了tRPST时序测量的参考电压,其中Vsw1和Vsw2在上图中有所展示。
4.24.2 突发读操作
在读和写命令中,可以通过A12来改变突发长度,当A12=0时代表BC4,A12=1时代表BL8,A12仅用于突发长度的控制,不用于列地址的选择。
个人理解,A12的定义是,拉高时为Burst Chop,拉低时为Burst Length,
那么on the fly的意思是,当在读或写的时候可以一边读写一边
改变A12的值(热生效)。
READ TO READ(突发长度不变)
图76表示,当BL=8, AL=0, CL=11,读前导为1tCK时的时序图。
NOTE2 DOUT n = 从第n列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0时刻,BL8的设置要么是MR0的A[1:0]=00,要么是( (MR0的A[1:0]=01) && (A12=1) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图77表示,当BL=8, AL=10(即CL-1), CL=11,读前导为1tCK时的时序图。
NOTE2 DOUT n = 从第n列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0时刻,BL8的设置要么是MR0的A[1:0]=00,要么是( (MR0的A[1:0]=01) && (A12=1) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图78表示,从不同的BG中连续地读出数据,且BL=8, AL=0, CL=11,读前导为1tCK时的时序图。由于是不同的BG,故tCCD为short(tCCD_S=4)。这里需要注意,此图中tRPRE的计算方式出现错误,应该右边再往后一点。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0和T4时刻,BL8的设置要么是MR0的A[1:0]=00,要么是( (MR0的A[1:0]=01) && (A12=1) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图79表示,从不同的BG中连续地读出数据,且BL=8, AL=0, CL=11,读前导为2tCK时的时序图。由于是不同的BG,故tCCD为short(tCCD_S=4)。在第二个突发数据传出来前并不需要前导,因为此时已经无法插入前导。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0和T4时刻,BL8的设置要么是MR0的A[1:0]=00,要么是( (MR0的A[1:0]=01) && (A12=1) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图80表示不连续的读,从相同或者不同的BG中连续地读出数据,且BL=8, AL=0, CL=11,读前导为2tCK时的时序图。由于可能为相同的BG,也可能为不同的BG,故tCCD可以为short,也可以为long(tCCD_S/L=5)。需要注意的是,tCCD=5不支持读前导为2tCK。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0和T5时刻,BL8的设置要么是MR0的A[1:0]=00,要么是( (MR0的A[1:0]=01) && (A12=1) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图81表示不连续的读,从相同或者不同的BG中连续地读出数据,且BL=8, AL=0, CL=11,读前导为2tCK时的时序图。由于可能为相同的BG,也可能为不同的BG,故tCCD可以为short,也可以为long(tCCD_S/L=6)。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0和T6时刻,BL8的设置要么是MR0的A[1:0]=00,要么是( (MR0的A[1:0]=01) && (A12=1) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
上述几张图表明,当tCCD=4,且为BL8时,两个命令才是连续的命令,其它值,5或6导致了不连续的读操作。
图82表示两个BC4的读操作,读操作位于不同的BG中,且BL=8, AL=0, CL=11,读前导为1tCK时的时序图。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0和T4时刻,BC4的设置要么是MR0的A[1:0]=10,要么是( (MR0的A[1:0]=01) && (A12=0) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图83表示两个BC4的读操作,读操作位于不同的BG中,且BL=8, AL=0, CL=11,读前导为2tCK时的时序图。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0和T4时刻,BC4的设置要么是MR0的A[1:0]=10,要么是( (MR0的A[1:0]=01) && (A12=0) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
READ TO WRITE(突发长度不变)
图84表示在相同或者不同BG下,且第一个命令为读命令,突发长度为8,第二个命令为写命令,突发长度也为8,AL=0, CL=11,WL=9(CWL=9, AL=0), 读/写前导为1tCK时的时序图。读到写命令的延迟为RL+BL/2-WL+2tCK。
NOTE2 DOUT n = 从第n列读出的数据,DIN b = 写入第b列的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ命令的T0和T8时刻,BC4的设置要么是MR0的A[1:0]=10,要么是( (MR0的A[1:0]=01) && (A12=0) )
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
图85表示,在相同或者不同BG下,且第一个命令为读命令,突发长度为8,第二个命令为写命令,突发长度也为8,AL=0, CL=11,WL =10(CWL=9+1, AL=0), 读/写前导为2tCK时的时序图。读到写命令的延迟为RL+BL/2-WL+3tCK。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ/WRITE命令的T0和T8时刻,BC4的设置要么是MR0的A[1:0]=10,要么是( (MR0的A[1:0]=01) && (A12=0) )
NOTE5 在写前导为2tCK模式下,CWL必须比CWL的最小值至少大1。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
图86表示,在相同的或者不同的BG下,且第一个命令为读命令,突发长度为BC4(OTF),第二个命令为写命令,突发长度也为BC4(OTF), AL=0, CL=11,WL=9(CWL=9, AL=0), 读/写前导为1tCK时的时序图。读到写命令的延迟为RL+BL/2-WL+2tCK。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ/WRITE命令的T0和T6时刻,BC4(OTF)的这只为A12=0,且MR0 A[1:0]=01。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
图87表示,在相同的或者不同的BG下,且第一个命令为读命令,突发长度为BC4(OTF),第二个命令为写命令,突发长度也为BC4(OTF), AL=0, CL=11,WL=10(CWL=9+1, AL=0), 读/写前导为2tCK时的时序图。读到写命令的延迟为RL+BL/2-WL+3tCK。
NOTE2 DOUT n = 从第n列读出的数据,DOUT b = 从第b列读出的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 在发送READ/WRITE命令的T0和T8时刻,BC4的设置要么是MR0的A[1:0]=10,要么是( (MR0的A[1:0]=01) && (A12=0) )
NOTE5 在写前导为2tCK模式下,CWL必须比CWL的最小值至少大1。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
图88表示在相同或者不同的BG下,突发长度为固定的BC4时(BC4(Fixed)),第一个命令为READ命令,第二个命令为WRITE命令,读写前导都为1tCK的时序图。AL=0, CL=11,WL=9(CWL=9, AL=0)。注意,由于是Fixed BC4,故其写数据时只需要持续两个CK周期,而非BC4(OTF)模式下的四个CK周期。读到写命令的延迟为RL+BL/2-WL+2tCK。
NOTE2 DOUT n = 从第n列读出的数据,DIN b = 写入第b列的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 BC4(Fixed)的设置为MR0的A[1:0]=10。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
图89与图88相似,仅仅是读写前导为2tCK周期。AL=0, CL=11,WL=10(CWL=9+1, AL=0)。
NOTE2 DOUT n = 从第n列读出的数据,DIN b = 写入第b列的数据。
NOTE3 图中DES命令仅用于解释说明,其也可以为其它的有效命令。
NOTE4 BC4(Fixed)的设置为MR0的A[1:0]=10。
NOTE5 在写前导为2tCK模式下,CWL必须比CWL的最小值至少大1。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
READ TO READ(突发长度改变,OTF模式)
图90表示,在不同的BG中,第一个读命令突发长度为BL8,第二个读命令突发长度为BC4,BL=8, AL=0, CL=11,读前导为1tCK。
T0处BL8的设置为MR0的A[1:0]=01,A12=1。T4处BC4的设置为MR0的A[1:0]=01,A12=0。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable
图91和图90类似,只是读前导变成了2tCK。
图92表示,在不同的BG中,第一个读突发长度为BC4,第二个读突发长度为BL8。BL=8, AL=0, CL=11,读前导为1tCK。
T0处BC4的设置为MR0的A[1:0]=01,A12=0。T4处BL8的设置为MR0的A[1:0]=01,A12=1。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable
图93和图92类似,但是读前导变成了2tCK。
READ TO WRITE(突发长度改变,OTF模式)
图94表示在相同或者不同的BG下,从读(BC4)到写(BL8)的时序。其中读命令下,RL=11(CL=11, AL=0),读前导1tCK,WL=9(CWL=9, AL=0),写前导1tCK。
T0处BC4的设置为MR0的A[1:0]=01,A12=0。T6处BL8的设置为MR0的A[1:0]=01,A12=1。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
图95和图94类似,只是读写前导时钟变为了2tCK。其中RL=11(CL=11, AL=0),WL=10(CWL=9+1, AL=0)。
T0处BC4的设置为MR0的A[1:0]=01,A12=0。T6处BL8的设置为MR0的A[1:0]=01,A12=1。
在写前导为2tCK模式下,CWL必须比CWL的最小值至少大1
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
图96表示,在相同或者不同的BG中,从读(BL8)到写(BC4)的时序。其中读写前导都为1tCK,RL=11(CL=11, AL=0),WL=9(CWL=9, AL=0)。由于为BC4(OTF),写数据时需要预留4个CK周期。
T0处BL8的设置为MR0的A[1:0]=01,A12=1。T8处BC4的设置为MR0的A[1:0]=01,A12=0。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
图97与图96类似,只是读写前导为2tCK。RL=11(CL=11, AL=0),WL=10(CWL=9+1, AL=0)
在写前导为2tCK模式下,CWL必须比CWL的最小值至少大1
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
4.24.3 带有Precharge的突发读操作
在同一bank内,外部的读命令到precharge命令的时间为AL+tRTP,其中tRTP为内部的读命令到precharge命令的延迟。
这里是有疑问的,既然是读命令,为何还有内部外部之分?所有的命令不都是从地址命令(AC)总线上传递过来的吗?那应该都是外部的命令才是。在网上查了资料也没有任何发现,于是从AL入手。AL的定义为Additive Latency,即附加延迟,其含义如下图所示。图片来源地址systemverilog.io
所以说,AL为与ACTIVATE命令一起发送的READ/WRITE命令所需要的附加延迟,所以可以简单地理解为,手册上所说的外部读命令(或者外部写命令)实际上为与ACT命令一同发送的命令(ACT在前,因为要满足先激活row,再去读取/写入具体的col),而内部读命令(或者内部写命令)实际上是ACT命令与RD/WR命令分开发送的命令。
以上仅为个人理解(这一段话写得不好,暂时删除,留以后作答)。
注意,既然要发送PRE命令,则还需满足ACT到PRE间的时序(tRAS)。内部读命令到Precharge命令的最小时间为tRTP.min,当某个bank关闭后,再次激活该bank时需要满足如下两个条件:
- 从precharge命令开始时的时钟边沿算起,最小的RAS prechrage时序(tRP.MIN)要满足。
- 从上一个bank激活命令算起,最小的RAS cycle(tRC.MIN)时序要满足。
图98展示了读命令到precharge命令的时序,读前导为1tCK。其中BL=8, RL=11(CL=11, AL=0),tRTP=6, tRP=11。
图中DES命令仅用于解释说明,其也可以为其它的有效命令
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图99与图98类似,仅仅读前导变为了2tCK。BL=8, RL=11(CL=11, AL=0),tRTP=6, tRP=11。
图中DES命令仅用于解释说明,其也可以为其它的有效命令
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图100展示了在AL=9时读命令到precharge命令的时序,读前导为1tCK。其中BL=8, RL=20(CL=11, AL=CL-2),tRTP=6, tRP=11。
图中DES命令仅用于解释说明,其也可以为其它的有效命令
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable.
图101展示了在AL=0时发送自动precharge的读命令。读前导为1tCK。BL=8, RL=11(CL=11, AL=0),tRTP=6, tRP=11。注意,tRP的左边界的计算是从T7时刻开始的,T7时刻正好是tRTP的右边界。本质上,图101和图98是一样的。
图102展示了在AL=9时,发送RDA命令(带自动precharge命令的读命令),读前导为1tCK。BL=8, RL=20(CL=11, AL=CL-2),tRTP=6, tRP=11。本质上,图102与图100相同。
4.24.4 开启Read DBI的突发读操作
图103展示了开启DBI后的连续读操作,突发长度为BL8,读前导为1tCK。数据从不同的BG中读出。读延迟RL=11,而真正数据有效的时刻为RL + tDBI
,其中tDBI = 2tCK
。
DES命令在此处仅用作说明,也可发送其它命令。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Enable.
4.24.5 开启CA校验的突发读操作
图104展示了开启CA Parity的连续读操作。读前导为1tCK。BL=8, AL=0, CL=11, PL=4, (RL=CL+AL+PL=15)。
DES命令在此处仅用作说明,也可发送其它命令。
CA Parity = Enable, CS to CA Latency = Disable, Read DBI = Disable.
图105展示了开启CA parity的读到写操作,可以是相同的BG,也可以是不同的BG。读和写前导为1tCK, BL=8, AL=0, CL=11, PL=4, (RL=CL+AL+PL=15), CWL=9, AL=0, PL=4, (WL=CWL+AL+PL=13)。
DES命令在此处仅用作说明,也可发送其它命令。
CA Parity = Enable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Disable.
4.24.6 读到写时序,写开启CRC校验
图106展示了读到写(写开启CRC校验)的切换,可以在同一个BG,也可以在不同的BG。读的突发长度为BL8,写的突发长度可以为BL8,也可以为BC4,其中BC4只支持OTF模式。读写前导为1tCK,RL=11(CL=11, AL=0), WL=9(CWL=9, AL=0)。
需要注意,在BC4(OTF)下,写数据所需的周期为4个CK,且CRC数据在4个CK周期后才会在DQ线上出现。
DES命令在此处仅用作说明,也可发送其它命令。
在T0和T8处,BL8的要么由MR0的A[1:0]=00决定,要么MR0的A[1:0]=01,且配合A12=1决定。
在T8处,BC4必须为OTF,通过MR0的A[1:0]=01 && A12=0确定。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Enable.
图107展示了读到写(写开启CRC校验)的切换,可以在同一个BG,也可以在不同的BG。读和写的突发长度都为固定的BC4(Fixed),读写前导为1tCK模式。RL=11(CL=11, AL=0), WL=9(CWL=9, AL=0)。
DES命令在此处仅用作说明,也可发送其它命令。
BC4由MR0[A1:A0 = 1:0]确定。
CA Parity = Disable, CS to CA Latency = Disable, Read DBI = Disable, Write DBI = Disable, Write CRC = Enable.
4.24.7 开启CAL延迟的读到读命令
CAL = CS_n到AC的延迟。
图108展示了在不同的BG下,BL=8 ,AL=0, CL=11, CAL=3, 读前导为1tCK的时序图。
CA Parity = Disable, CS to CA Latency = Enable, Read DBI = Disable.
开启CAL模式并不影响ODT的控制时序。当CAL关闭时,用户需要对AC总线保持同样的时序关系。
图109展示了在不同的BG下,BL=8 ,AL=0, CL=11, CAL=4, 读前导为1tCK的时序图。