超级会员免费看
本文探讨了SystemVerilog中timescale的关键字应用，特别是在芯片验证中的作用。通过一个实例分析了timescale如何影响代码中时间间隔的计算，并强调了timescale设置对于编译时间和仿真精度的影响。同时，文章指出timescale不能改变编译单元域的仿真时间单位，但能指定当前编译位置的单位和精度。
PITFALL（陷阱）
前两小节，我们简略的讲述了timescale 这个关键字，大家觉得怎么样？是不是还算简单。可不要骄傲哦。来道题试试看！
问：如下代码，请大家分析，line4 和 line6 两行打印显示的时间 interval 是多久？<__ns/ps >
答案是： 1000000ps
解析：其实很简单，这里只涉及timescale 的用法。我们知道，VCS 在编译.v 和 .sv 文件的时候会看当前有没有`timescale 设置仿真时间单位和仿真精度。如果有，按照当前单位和精度，编译接下来的文件。如果遇到新的``timescale 设置，那么按照新的设置选项去编译文件。如果没有遇到则看有没有经过 -timescale 编译选项，有，按照该编译选项的设置编译该文件。如果均没有发现，肯定会报错的。扯远了，回顾一下~
这里，同样，首先按照1ps/1ps 去编译：
订阅专栏 解锁全文
1627
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
