1.编写verilog代码
2.编译
3.使用vsim命令
vsim -debugdb work.mms_top
其中work.mms_top为mms_top.v在work库中编译生成的文件
4.工具栏View->Schematic
5.点击View:Incremental
6.然后就可以看到原理图了
参考文献:
1.编写verilog代码
2.编译
3.使用vsim命令
vsim -debugdb work.mms_top
其中work.mms_top为mms_top.v在work库中编译生成的文件
4.工具栏View->Schematic
5.点击View:Incremental
6.然后就可以看到原理图了
参考文献: