Modelsim原理图窗口——Schematic window

最新推荐文章于 2022-11-16 09:50:07 发布

ShareWow丶

最新推荐文章于 2022-11-16 09:50:07 发布

阅读量5k

点赞数 2

分类专栏： FPGA设计从硬件到软件文章标签： modelsim FPGA

本文链接：https://blog.csdn.net/sinat_31206523/article/details/119154243

版权

40 篇文章 54 订阅

订阅专栏

Schematic Window

原理图窗口提供了设计的实现视图，不通过RTL就可以看到设计的结构，连接性，层级关系等。

它可以查看设计的“物理”连接；可以追溯设计的传播时间；可以找到非预期输出的原因。

图示如下：Figure1. Schematic Window

Schematic window同时展示了设计中的可综合部分和不可综合部分。对于可综合部分来说：

此外，像Causality Traceback和扇入/扇出跟踪这样的集成特性可以帮助您探索和调试设计的可合成部分。

不可综合部分被包含在黑盒中，并且与周围组间保持连接。

Schematic window可用于在仿真期间调试设计，或执行仿真后调试。

要启用Schematic window的完整调试功能，必须在设计加载时创建调试数据库，然后再细化。数据库指定设计的组合和顺序元素。然后，将模拟运行期间生成的数据记录到数据库中，以便立即进行调试或post-sim调试。

Set up your simulation to perform schematic debug tasks during a live simulation.

即需要在仿真的时候加上执行调试任务。

优化设计：

vopt +acc <design_name> -o <optimized_design_name> -debugdb

加载设计：
```
vsim -debugdb[=<dbname>] <optimized_design_name>
```
参数-debugdb在当前工作的目录下创建了调试的数据库:<dbname>。如果缺省，该文件默认为vsim.dbg。该文件包含带注释的原理图连接信息。
记录仿真数据：
```
log -r /*
```
建议记录整个设计的log。这将提供事件的历史价值及其驱动因素。为了减少开销，您可以选择只记录感兴趣的区域。

可以使用log命令加单的保存仿真数据到*.wlf* 文件；或者，使用add wave命令记录仿真数据到*.wlf* 文件，可以在Wave widow窗口将仿真结果做为波形显示。
运行仿真；
使用Schematic window进行调试；
退出仿真；

Note： 如果没有扩展的数据流许可证，Schematic window 将无法工作。如果您试图创建调试数据库(vsim -debugdb)而没有这个许可，将出现以下错误消息

Error：（vsim-3304）You are not authorized to use -debugdb，no extended dataflow license exits.

当您在模拟“场”中执行大型设计的模拟时，最常使用原理图分析的模拟后调试流，在模拟“场”中，模拟结果将在较长时间内收集并保存以供以后分析。

这种方式是先跑仿真，将仿真结果全都保留下来，待到仿真结束后，再进行仿真波形的查看。

跑仿真时候的方式与“Live Simulation Schematic Debug Flow”流程类似。

双击Modelsim 图标启动Modelsim；
选择File > Change Directory 变换到post-simulation 数据文件所在的目录；
使用如下命令读取数据文件：
```
vsim -view <db_pathname.wlf>
```
Modelsim通过打开*.wlf* 数据集，自动关联同名的*.dbg* 数据库文件，如果没有发现同名称的，会尝试打开vsim.dbg 文件。