allegro 04_E 贴IC元件封装制作流程

表贴IC是目前电子系统设计过程中使用最为广泛地，本文以集成运放AD8510的SO8为例来进行叙述。其尺寸图如下所示

焊盘设计 

尺寸计算

对于如SOP，SSOP，SOT等符合下图的表贴IC。其焊盘取决于四个参数：脚趾长度W，脚趾宽度Z，脚趾指尖与芯片中心的距离D，引脚间距P，如下图：

 

焊盘尺寸及位置计算：X=W+48 mil

    S=D+24 mil

            Y=P/2+1，当P<=26 mil；Y=Z+8，当P>26 mil。

对于QFN封装，由于其引脚形式完全不同，一般遵循下述原则：

PCB I/O焊盘的设计应比QFN的I/O焊端稍大一点，焊盘内侧应设计成圆形（矩形亦可）以配合焊端的形状，详细请参考图2 和表1。

如果PCB有设计空间， I/O焊盘的外延长度（Tout）大于0.15mm，可以明显改善外侧焊点形成，如果内延长度（Tin）大于0.05mm，则必须考虑与中央散热焊盘之间保留足够的间隙，以免引起桥连。通常情况下，外延取0.25 mm，内延取0.05 mm。手工焊接时外延可更长。

以下是典型的例子：

焊盘制作

参考AD8056的SO8封装尺寸，W=（16+50）/2=33 mil，P= 50mil，Z=（19.2+13.8）/2=17.5 mil，故而X取80 mil，Y取25 mil。

制作的详细过程同2.1.2，参数配置界面如下图所示。

封装设计

各层的尺寸约束

除丝印层外，表贴IC的各层约束规则与2.2.1类似，这里不再赘述。

对于丝印层，表贴IC的丝印框与引脚内边间距10mil左右，线宽5mil，形状与该IC的封装息息相关，通常为带有一定标记的矩形（如切角或者打点来表示第一脚）。对于sop等两侧引脚的封装，长度边界取IC的非引脚边界即可。丝印框内靠近第一脚打点标记，丝印框外，第一脚附近打点标记，打点线宽视元件大小而定，合适即可。对于QFP和BGA封装（引脚在芯片底部的封装），一般在丝印框上切角表示第一脚的位置。

封装制作

参考AD8056的SO8封装尺寸，D=（228.4+244）/4=118.1 mil，故而S=142 mil，取140 mil。与2.2.2中重复的部分这里不再赘述。

放置焊盘

可以选择批量放置焊盘，options中设置如下图左所示，放置完后如下图右所示。

放置外形和标识

这里与2.2.2基本，最终的封装如下图所示：

文章参考 ：https://www.cnblogs.com/dongfengweixiao/p/5819625.html