*FPGA* vivado 2017.4 ILA使用例程

ILA可以加在代码里使用，也可以加在网表里使用。在这里举例加在代码中使用，硬件平台：Xilinx AX7020

1.打开vivado，新建项目（选择对应的芯片型号）

2.添加源文件，编写RTL代码

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2019/03/29 14:03:40
// Design Name: 
// Module Name: counter
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module counter(
	input clk,
	output	[3:0]led
    );
	
wire clk;
(* keep = "TURE" *)reg [3:0] cnt = 4'd0; 
assign led = cnt;

always@(posedge clk)
begin
	cnt <= cnt + 4'd1;
end


endmodule

3.加入ILA核

   在vivado工程中打开IP Catalog选项，找到ILA核

配置ila核࿰