FPGA第七篇：模块的结构、数据类型、变量和基本运算符

第三章《模块的结构、数据类型、变量和基本运算符》

一、概念：

1、Verilog程序包含几个部分？

（1）端口定义 （2）I/O说明 （3）内部信号声明  （4）功能定义

2、模块的端口描述

将端口定义、I/O说明、类型说明在module block（端口1，...，端口n）一句话里面说明清楚。

3、功能描述

（1）assign：持续赋值语句，组合逻辑，阻塞赋值

（2）用实例元件：要求每个实例元件的名字必须唯一

（3）always块：组合或时序。其内部“顺序执行”。

付哥说：不要在always里面写组合逻辑。

4、与C语言相比，有哪些不同？

如果要用Verilog模块实现一定的功能，首先应该清楚哪些是同时发生的，哪些是顺序发生的。

（1）在Verilog模块中所有过程块（如：initial块、always块）、连续赋值语句（assign）、实例引用都是并行的；

（2）它们表示的是一种通过变量名互相连接的关系；

（3）在同一模块中这三者出现的先后顺序没有关系&