SystemVerilog 第3章过程语句和子程序

3.1过程语句
        Systemverilog从C和C++中引入了很多操作符和语句。你可以在for循环中定义循环变量,它的作用范围仅限于循环内部,从而有助于避免一些代码漏洞。自动递增符“++”和自动递减符“-”既可以作为前缀,也可以作为后缀。如果在 begin或fork语句中使用标识符,那么在相对应的end或join语句中可以放置相同的标号,这使得程序块的首尾匹配更加容易。你也可以把标识符放在 System Verilog的其他结束语句里·例如endmodule、 endtask、 endfunction以及本书将介绍的其他语句。例3.1展示了一些新的语法结构。
例3.1新的过程语句和操作符

	initial begin:example
	
	integer arry[10],sum,j;
	
	//在for循环中声明i
	for(int i=0;i<10;i++)
		arry[i]=i;
	
	//把数组里的元素相加
	sum=arry[9];
	j=8;
	do 
		sum+=arry[j];
	while(j--);
	
	//end
	
	$display("sum =%4d ",sum);
	
	end:example   //结束标识符

        System verilog为循环功能增加了两个新语句。第一个是 continue,用于在循环中跳过本轮循环剩下的语句而直接进入下一轮循环。第二个是 break,用于终止并跳出循环。
        例3.2中的循环使用 Verilog2001中的文件输入输出系统任务从一个文件中读取命令。如果读到的命令只是一个空行,则执行 continue语句,跳过对这个命令的任何进一步处理。如果读到的命令是“done”,代码将会执行 break终止循环。
例3.2在读取文件时使用break和continue

   initial begin
   bit [127:0] cmd;
   
   int file,c;
   file =$fopen("commands.txt","r");
   
   while(!$feof(file)) begin
   
   c=$fscanf(file,"%s",cmd);
   case (cmd)
	"":continue;//空行-----跳出本轮循环
	"done":break;//done --终止并跳出循环
	endcase
	
   end
   $fclose(file);
   end