JESD调试中某一条lane出错，其余lane正确的问题

ADI生产的ADC会有很多测试模式，并且有比较简单的快速配置寄存器。
一般上手的时候，只需要按照快速配置寄存器设置响应的L/M/K/F/S，然后注意一下是否打开扰码scrambling 模式，就可以正常使用了。
然后通过配置递增码判断输出的数据顺序，即可完成ADC的数据获取。

但是笔者在调试AD9234的时候，由于原理图绘制失误，导致ADC输出的SERDOUT3的P/N反向连接值FPGA GTP Bank。下面是遇到的问题，以及解决方法

1 问题发现——链路正常link，但GT3通道递增码有误

如fig1所示

fig1 递增码-GT_rxdata数字量显示结果
从上图可以看出其它3个gt_rxdata均以正常的数字递增，但是gt3就很诡异，十分异常。但是此时，链路依然是正常link。fig2是模拟量的显示结果

fig2 递增码-模拟量输出结果
另外我还测试了其它测试模式，JESD的链路测试等等。结果居然发现，不管发中间码、正满量程、负满量程、棋盘码以及K码。GT3的输出跟其他三个通道结果一致。
我还利用AD9234 lane的映射关系，进行测试，将lane0/1和lane2/3交换。结论是：lane3的硬件有问题。
这个时候我还没有怀疑我的原理图有问题，