SOC设计——（4）AHB- Slave设计

最新推荐文章于 2024-05-06 10:41:42 发布
最新推荐文章于 2024-05-06 10:41:42 发布
阅读量1.9k 收藏 9
点赞数
分类专栏： SOC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34849963/article/details/115031470
版权

一、模块描述

二、设计划分

GlueLogic：即干净的top层只有线，没有逻辑门。

三、建立testbech

四、simulation

 

https://blog.csdn.net/HuaZi_Myth/article/details/102670947?ops_request_misc=&request_id=&biz_id=102&utm_term=AHB%E5%92%8Cslave%E8%AE%BE%E8%AE%A1&utm_medium=distribute.pc_search_result.none-task-blog-2~all~sobaiduweb~default-5-102670947.pc_search_result_no_baidu_js

https://blog.csdn.net/weixin_42263208/article/details/106593631?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522161624905416780274147490%2522%252C%2522scm%2522%253A%252220140713.130102334.pc%255Fall.%2522%257D&request_id=161624905416780274147490&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2~all~first_rank_v2~rank_v29-3-106593631.pc_search_result_no_baidu_js&utm_term=AHB%E5%92%8Cslave%E8%AE%BE%E8%AE%A1

小仙女搞芯片
关注
  • 0
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
AHB_slave.rar
07-17
一个基于AHB总线的slave设计+测试文件，适用于刚开始学习的初学者。可以进行仿真测试，深入了解ahb的控制模式，了解内部工作原理。
AHB-SRAMC项目资料及代码
08-13
AHB-SRAMC项目资料及代码是针对高级总线接口（Advanced High-performance Bus，AHB）与静态随机访问存储器控制器（Static RAM Controller，SRAMC）设计的一个综合性学习资源。这个项目涵盖了从理论到实践的多个方面...
AHB_SLAVE设计与验证
create12137的博客
07-14 1139
新手入门超详细AHB_slave的设计与验证详细过程设计流程是这样写核心程序—lint语法检查—写验证环境-----定向用例–写脚本----随机用例全文流程是这样
AHB总线协议
weixin_45230720的博客
08-22 660
这要看优先级算法是如何规定的。如果一笔burst被打断，master再度获得接入权限时，会传递剩余的部分。如一笔长度为INCR8的传输在传递3 beat后被打断，master再次获得接入授权后，会继续传输剩余的5 beat，剩余部分可以由一个SINGLE和一个INCR4组成，或者一个INCR。HBUSREQx: master向arbiter发出接入请求的信号。HLOCKx:指示是否要进行不可中断的传输，这一信号与HBUSREQx同时由master向arbiter发出。
AHB---slave响应信号
最新发布
意大利炮修理师的博客
05-06 622
一旦master开始传输，slave就控制着传输的进展。master一旦开始传输就不能取消。当slave被访问时，必须提供一个响应，以指示传输的状态。传输状态由HRESP信号提供。表5-1表明，完整的传输响应是HRESP和HREADYOUT信号的组合。
胶连逻辑glue logic
zhongrg的专栏
10-15 5607
在DS1000的文档上看到这个概念，查阅如下：     gule logic的中文含意是“胶连逻辑”，它是连接复杂逻辑电路的简单逻辑电路的统称。例如，一个ASIC芯片可能包含许多诸如微处理器、存储器功能块或者通信功能块之类的功能单元，这些功能单元之间通过较少的粘合逻辑连接起来。在印制板（PCB）层，粘合逻辑可以使用具有较少逻辑门的“粘合芯片”实现，例如PAL、GAL、CPLD等。    
关于胶合逻辑
kaopuguyue110的博客
05-05 2422
芯片可能包含许多诸如微处理器、存储器功能块或者通信功能块之类的功能单元，这些功能单元之间通过较少的粘合逻辑连接起来。在印制板（PCB）层，粘合逻辑可以使用具有较少逻辑门的“粘合芯片”实现，例如PAL、GAL、CPLD等。     "Do not add glue-logic at the toplevel"的意思就是说在设计的顶层连接各个子模块的时候要直接相连，而不要插入一些简单逻辑来连接各
一个简单的ahb slave
weixin_46199958的博客
03-22 834
module ahb_slave( input wire clk , input wire rst_n , input wire hsel , input wire hwrite , input wire [1:0] htrans , input wire [31:0] ha
AHB中slave的ready_in和ready_out究竟区别在哪里
acmgotoac的博客
09-19 890
1
IP项目实践：AHB-SRAM设计与验证 （AMBA 2.0 AHB 可以写入简历）
03-07
本项目实践聚焦于AHB-SRAM IP核的设计与验证，这是一项对理解和掌握AMBA 2.0 AHB（Advanced High-performance Bus）总线协议至关重要的技能，对于任何希望在数字集成电路设计或嵌入式系统开发领域发展的工程师来说，...
AHB_LITE.rar_AHB fpga_AHB-LITE Verilog_ahb_ahb协议_verilog设计ahb
07-15
综上所述，`AHB_LITE.rar`中的设计涉及了AHB-Lite协议的FPGA实现，通过Verilog语言描述了主设备和从设备的交互，包括总线仲裁、数据传输和错误处理等方面，是嵌入式系统设计中的一个重要环节。理解并掌握这些知识点...
AHB总线控制slave部分
08-21
AHB总线控制之slave部分，应用广泛，是一种先进的标准
AHB-Default-Slave-Module.rar_AHB MODULE_AHB slave interface_ahb
09-14
在AMBA 2.0版本中，AHB提供了更高效的数据传输能力和更灵活的系统设计能力。本文将详细介绍AHB总线的缺省从设备模块，以及其接口和基本逻辑。 **一、AHB总线概述** AHB总线是AMBA协议中的主数据通道，支持多种数据...
AMBA 3 AHB-Lite接口转换模块Verilog代码
12-04
AMBA 3 AHB-Lite是一种简化版的AHB协议，适用于资源有限或性能要求不高的设计。它提供了一个简单的总线接口，支持单主设备和多个从设备的配置，支持写优先、读优先以及混合事务。在SoC设计中，接口转换模块常常被...
【AMBA】AHB_slave的hready_in与hready_out
carrotbanana的博客
08-13 2010
针对多个SLAVE传输不协调的情况，需要引入hready_in信号，该信号是所有的hready_out信号相与得到的。 hready_out的复位信号是高电平（防止死锁），所有的hready_out相与输入到hready_in中，这就意味着，只要有一个hready_out为低，那么所有的slave都要延迟传输，直到所有的hready_out为高为止。.........
AHB协议中hreadyout和hready_in的区别
weixin_44101336的博客
07-27 1812
上面这张时序图表明master有两笔写传输，第一笔传输为slave1(s1)，传输类型为SEQ，在第一笔传输的第二个周期，也就是第一笔传输的dataphase，此时slave1没有准备好被写数据，因此把s1_hreadyout拉低，但此时slave2已经看到自己的NONSEQ传输了，而且slave2已经是准备好了的。重新拿上面的仿真图看一下，由于前一个周期的s1_hreadyout为低电平，所以s2的hready_in也为低电平，那么该周期s2不会对addr以及控制信号进行采样。就不会出现上面的问题。...
SOC设计——（2）AMBA总线之AHB
qq_34849963的博客
03-20 2765
一、总线概述 ARM占的市场大，IP都会兼容AMBA的interface 缺点：数据传输速率有瓶颈。 2级流水线：地址周期、数据周期 功耗大部分来自clk的翻转 AHB由四部分组成：master、slave、arbiter、decoder 每个设备都有一个地址的map DMA帮助CPU搬移数据，发完从INT给CPU发送中断 记录状态到States状态里，CPU读和控制。右边的地址是DMA的地址存放 第0步：读DMA的状态 如果是ready就进行下一步..
AHB_SLAVE.V
weixin_45074094的博客
03-03 321
module ahb_if( //ahb_signals hclk, hrst_n, hsel, hwrite, hready, htrans, hburst, hsize, haddr, hwdata, hrdata, //sram_signal bank0_csn, bank1_csn, write_en, sram_addr, sram_wdata, .
AHB-SRAM简单设计之总线控制单元 ahb_slave_if.v
杰之行的博客
12-18 7241
AHB总线控制单元 ahb_slave_if.v
ahb-sram设计验证
07-24
### 回答1： ahb-sram指的是高级外围总线（AHB）和静态随机存储器（SRAM）之间的接口设计和验证。 AHB-SRAM设计验证主要关注于确保AHB总线和SRAM之间的通信正常和可靠。设计验证的过程包括以下几个关键步骤： 1. 规划设计验证策略：在开始验证之前，需要明确定义验证目标和计划。确定验证所需资源、验证方法和验证环境等。 2. 静态验证：进行静态验证以评估设计的一致性和正确性。这可以通过使用模拟和仿真工具来完成，以验证设计的逻辑功能是否符合规格要求。 3. 动态验证：通过建立高级仿真模型或使用硬件描述语言（HDL）编写测试程序，进行动态验证。这些测试程序模拟了实际使用AHB-SRAM接口的情况，验证了设计和实现是否能够正确地处理各种读写操作和异常情况。 4. 性能验证：通过使用性能评估工具和技术，测试和验证设计在处理大量数据时的吞吐量、延迟和带宽等性能指标。这有助于确保AHB-SRAM设计能够满足系统需求。 5. 集成验证：将AHB-SRAM设计与其他子系统和外设集成，验证设计在整个系统中的功能和性能。这涉及到集成测试和系统级仿真，以确保整个系统的一致性和稳定性。 6. 错误排查和调试：在设计验证过程中，可能会发现各种问题和错误。需要进行适当的排查和调试，以找出问题的原因，并修复设计中的错误。 通过上述步骤的设计验证过程，可以最大程度地确保AHB-SRAM设计在实际应用中的正确性和可靠性。这样可以提高系统的稳定性和性能，并降低后续开发和维护的风险和成本。 ### 回答2： AHB(SRAM)设计验证是对AHB(SRAM)的硬件设计进行验证的过程。AHB指的是高级外设总线（Advanced High-performance Bus），是一种用于处理器与外设之间的通信的总线协议。SRAM指的是静态随机存取存储器（Static Random-access Memory），是一种常见的计算机内存存储单元。 AHB-SRAM的设计验证旨在确保这个硬件设计符合AHB协议，并能够正确地存储和读取数据。验证过程一般包括以下几个步骤： 1. 设计规划：确定设计验证的目标和范围，编写验证计划和验证测试案例。 2. 功能验证：通过对设计电路进行功能仿真，验证设计的各项功能是否满足需求。通过使用一些特定的设计验证工具，对设计电路进行输入和输出的模拟，以验证逻辑电路的正确性。 3. 性能验证：通过对设计电路进行性能仿真，验证设计的时序和时钟频率是否满足要求。通过模拟各种情况下的数据存储和读取操作，检测潜在的性能瓶颈。 4. 物理验证：通过对设计电路进行物理验证，验证设计的布局和连线是否符合物理设计规范和约束条件。通过使用专业的物理验证工具，检查电路中是否存在物理故障，如电气连接问题、时序冲突等。 5. 集成验证：将设计电路与其他相关组件进行集成，验证整个系统的功能和性能。 AHB-SRAM设计验证是一个非常关键的步骤，它能够检测和纠正设计中的错误和问题，确保最终设计的可靠性和稳定性。只有通过了验证的设计才能进行后续的制造和生产。同时，设计验证还能够提供设计改进和优化的反馈，以便进一步提高设计的性能和效果。 ### 回答3： AHB(SRAM)是一种特定类型的静态随机存取存储器设计，用于在系统总线上进行数据传输和存储。设计验证是确保设计的功能和性能符合规范和需求的过程。 AHB-SRAM设计验证的目标是验证AHB-SRAM的功能正确性、数据的一致性和性能方面的指标。验证过程通常包括以下几个步骤： 1. 功能验证：通过编写测试用例，验证AHB-SRAM在不同的读写操作下是否能够正确地读写数据。测试用例需要覆盖各种读写情况，包括随机读写、顺序读写等。同时还需要测试错误情况下的处理机制，比如写入冲突、读取无效地址等。通过功能验证可以确保AHB-SRAM能够按照规定的操作进行数据的读写。 2. 数据一致性验证：在多核系统中，多个处理器可能同时访问AHB-SRAM。数据一致性验证的目标是验证在多个处理器同时读写AHB-SRAM时，数据的一致性是否能够保持。验证过程中需要考虑读写操作的时序和数据同步机制，确保在多个处理器之间进行数据交换时不会出现数据冲突或数据丢失的情况。 3. 性能验证：AHB-SRAM的性能指标包括读写延迟和带宽。性能验证的目标是通过测试用例和性能评估工具来验证AHB-SRAM能够在规定的时钟周期内完成读写操作，并能够满足带宽需求。性能验证可以帮助确定系统中AHB-SRAM的使用限制和资源分配。 通过上述验证步骤，可以确保AHB-SRAM设计的正确性和性能符合预期。验证过程需要仔细设计测试用例和评估工具，同时需要对设计进行仿真和调试，以确保设计的稳定性和可靠性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值