【计算机组成原理·考研】主存储器

1.RAM(读写存储器)

1.1 SRAM

1.1.1 工作原理

采用双稳态触发器(六晶体MOS)来存储信息。
信息被读出后，该触发器依旧能够保持原状态，从而避免了再生操作。(非破坏性读出)

1.1.2 特点

存取速度快，集成度低，功耗大，造价高。
一般用于高速缓冲器(Cache)。
为易失性半导体存储器。

1.2 DRAM

1.2.1 工作原理

采用存储元电路中的栅极电容来存储信息。
DRAM中的电荷只能维持1~2ms，因此即使不断电，信息也会自动消失。因此必须每隔一段时间进行刷新(通常取2ms，称为刷新周期)。

常用的刷新方式

集中刷新

在一个刷新周期的一段固定的时间内，一次对存储器的全部行进行逐一再生。在此期间将停止对存储器的全部读写操作，因此这段时间称为”死时间“，亦称”死区“。

优点：读写存储器时不受刷新操作带来的影响。
缺点：集中刷新的时间段内无法访问存储器(有死区)。

分散刷新

将对每行的刷新操作分散到各个工作周期中。
一个存储器的系统工作周期 = 读/写/保持(前半部分) + 刷新(后半部分)。

优点：无死区(准确来说是缩短了死时间)。
缺点：增加了系统的存取周期，降低了整机速度。

异步刷新

是集中刷新和分散刷新两种刷新方式的结合。既能够降低“死时间”，又能够充分利用最大刷新间隔(2ms)的特点。
具体做法：计算出两次刷新操作之间的时间间隔t = 刷新周期/行数，利用逻辑电路每隔t发出一次刷新请求。

优点：降低了死时间，减少了刷新次数，根本上提高了整机的工作效率。

PS
(1)刷新操作对CPU是透明的，即刷新操作不依赖于外部的协助。
(2)DRAM刷新的单位是行，由芯片内部自行生成行地址。
(3)刷新 ≈ 读。
(4)刷新时无需选片，换言之，整个存储器中的所有芯片被同时刷新。

1.2.2 读写周期

读周期

为使芯片能够正常接收行列地址，因此需要在RAS(反)有效之前，将行地址送到芯片的地址引脚；需要在CAS(反)有效之前，将列地址送到芯片的地址引脚。RAS(反)和CAS(反)必须要保持tras和tcas的时间。
在读周期中，WE(反)是高电平，并在CAS(反)有效前建立。

写周期

行列地址输送同上。只不过，写周期中的WE(反)是低电平。

PS
上面两图中的trc和twc是两次连续读/写操作的所必须间隔的时间。

1.2.3 特点

存取速度慢，集成度高(只使用一个晶体管)，功耗低，造价低。
一般用于大容量的存储系统。
为易失性半导体存储器。

1.3 SRAM与DRAM的比较

1.4 存储器芯片的内部结构

存储体

存储体是存储单元的集合，而存储单元是存储元的集合。
由行选择线(X)和列选择线(Y)来选择访问的单元。
存储体的同行同列均会被同时读入。

地址译码器

用来将地址转换为译码输出线上的高电平，以便驱动相应的读写电路。

I/O控制电路

用来控制被选中单元的读出/写入，具有放大信息的作用。

片选控制信号

由于单个芯片容量太小，往往满足不了计算机对存储器容量的需求，因此现代计算机往往用多个存储芯片进行存储容量拓展。
在访问某个字时，需要控制“选中”该存储字所在的芯片，而“不选中”其他芯片。

读/写控制信号

根据CPU给出的读命令或写命令，控制被选中单元的读和写。

芯片最小引脚数目：
数据线+地址线(采用地址复用技术的情况下，地址线根叔需要在原数量的基础上减半)＋片选线(采用地址复用技术的情况下，片选线需要分成行通选与列通选两根片选线) ＋读写控制线(读控制为RD，写控制为WE，共两根)

2.ROM(只读存储器)

2.1 特点

(1)结构简单，位密度比RAM高。
(2)具有非易失性，即使断电也不会丢失数据，可靠性高。
(3)支持随机访问。

2.2 分类

掩模式ROM(MROM)

内容由半导体制造厂按用户需求在芯片的生产过程中直接写入，任何人都无法修改。

优点：可靠性高，集成度高。
缺点：灵活性差。

一次可编程ROM(PROM)

允许用户借助专门的设备(编程器)写入信息，一旦写入，内容便无法改变。

可擦除可编程ROM(EPROM)

不仅允许用户借助编程器写入信息，而且可对内容进行多次改写。
RPROM可读可写。

缺点：编程次数有限，写入时间长。

Flash存储器

基于EPROM和E2PROM的基础上发展而来。
能够在线进行快速的内容擦除与重写。

优点：造价低，集成度高，电可擦除重写，擦除重写速度快。

固态硬盘(Solid State Drives,SSD)

基于闪存。
用固态电子存储芯片阵列制成，由控制单元+存储单元(Flash芯片)组成。

优点：快速擦除重写，能够长期存储信息，读写速度快，功耗低。
缺点：价格较高。

双端口存储器：
具有两套独立的读/写接口，具有各自的地址寄存器和译码电路，能够同时访问同一区间、同一单元，而不会发生冲突。
缺点：
(1)是使用多个读写电路实现的，因此扩大存储溶豆的难度很大。
(2)不能同时对同一个存储单元执行多个读写操作。

3.主存储器的基本组成

其核心部分是一个个存储0或1的记忆单元(存储原件)构成的存储矩阵(存储体)。
地址线的位数决定了主存地址空间的最大可寻址范围。

记忆单元

具有两种稳态的能表示0和1的物理器件。

编址单位

具有相同地址的那些存储元件构成的一个单位，可以按字节(多数情况下，此时存储体内的一个地址中有1个字节)、字编址。

访问过程

由于DRAM存储容量大，地址位数较多，为了减少芯片的地址引脚数，通常采用地址引脚复用技术：行地址和列地址通过相同的引脚先后分两次输入。这样可使地址引脚数减少一半。
采用地址复用技术时，通过行选通和列选通分行、列传送地址信号。

4.多模块存储器

4.1 概述

是一种空间并行技术。
利用多个结构完全相同的存储模块来并行工作以提高存储器的吞吐率。

4.2 分类

4.2.1 单体多字存储器

4.2.1.1 特点

存储器中只有一个存储体，每个存储单元存储m个字，总线宽度也为m个字。
每次读出将会同时读出m个字，地址必须顺序且处于同一存储单元中。
在同一存取周期内，从同一地址连续取出m条指令，并逐一送至CPU执行。

4.2.1.2 优缺点

优点：能够提高每个字的平均读写速度，提高了单体存储器的工作效率。
缺点：指令和数据在主存里必须连续存放。

4.2.2 多体并行存储器

4.2.2.1 概述

由多体模块组成。每个模块拥有相同的容量、存取速度；每个模块都由独立的读写控制电路、地址寄存器、数据寄存器组成。

4.2.2.2 分类

高位交叉编址(顺序方式)

地址的高位表示体号，低位表示体内地址。
存取方式：串行存取。

访问过程：先将低位的体内地址送到高位体号确定的模块内进行译码。访问连续的主存块时，也只是在一个模块内进行访问，只有在该模块被访问完时，才会转移到下一个模块继续访问。因此，各个模块无法被并行访问，存储器的吞吐率也就无法提高。

低位交叉编址(交叉方式)

地址的低位表示体号，高位表示体内地址。
存取方式：并行存取。
访问过程：先将高位的体内地址送到低位体号确定的模块内进行译码。程序被连续存放在相邻的模块中。

其他说明：

交叉存取度(交叉存取模块数) m ≥ 存取一个字的存取周期T / 总线传送周期r。(必须保证该条件，才能使流水线不间断)
在一个存取周期中，存储器可向CPU提供 存储体个数M ✖️ 总线宽度。

高位交叉编址存储器在单个存储器在的中是连续存放的，不满足程序的局部性原理；低位交叉编址寄存器是交叉存放，很好的满足了程序的局部性原理。