基于FPGA用VerilogHDL设计实现DDS直接频率合成的详细步骤（QuartusII调用ModelSim进行仿真详细步骤）

最新推荐文章于 2024-09-24 10:24:47 发布

Cheeky_man

最新推荐文章于 2024-09-24 10:24:47 发布

阅读量5.9k

点赞数 20

分类专栏：数字IC 文章标签： fpga

本文链接：https://blog.csdn.net/qq_36045093/article/details/111035836

版权

数字IC 专栏收录该内容

41 篇文章 229 订阅

订阅专栏

一、使用MATLAB、Excel生成波形数据

二、使用Quartus II制作mif软件

将编写的激励文件DDS_tb添加到test bench中

五、仿真查看波形

进行RTL Simulation

一、使用MATLAB、Excel生成波形数据

首先，打开MATLAB软件。新建一个Script文件，操作为File —>New—>Script。在该文件中输入以下内容：

F1=1; %信号的频率
Fs=2048;%采样频率
P1=0;%信号初始相位
N=2047;%采样点数为 N+1
t=[0:1/Fs:N/Fs];%采样时刻
ADC=511;%直流分量
A=511;%信号幅度
s=A*sin(2*pi*F1*t + pi*P1/180) + ADC;%生成信号
plot(s);%绘制图形

即可生成我们所需要的数据，其中最后一行为绘制图形，是为了验证我们所生成的数据是否满足要求，不是一定需要。输入完成以后，点击“save and run”按钮，如下图所示。

这个时候，我们在MATLAB主界面中，右侧的workspace栏中，选中name为s的一项，双击，便可打开该数组的值，如下所示：

将该表格中的所有数据选中（可选中第一个数据，然后将进度条拉到最后一个数据的位置，按下键盘上的shift键，鼠标点击最后一个数据，便可全选了），单击右键，复制即可。然后打开execl软件，选中A1单元格，ctrl+V（粘贴），即可。

在表格中，我们会发现，这些数据是带有2位小数位的，而我们的mif文件不支持小数，因此需要将这些数据进行四舍五入。四舍五入的方法非常简单我们只需要选中行1（在数字1处点击鼠标左键即可选中），单击鼠标右键，选择设置单元格格式，如下图所示：

设置完成之后我们再看，发现表格中的数据已经全部被四舍五入了，此时的数据，就是我们可以使用的数据了。

此时，我们已经完成了 mif 文件所需数据的生成工作，我们可以将这个表格文件保存，也可以直接开着，不用关闭就行，因为这个文件只是一个中转。下一步，就是将这些数据生成我们所需要用到的mif 文件了。

二、使用Quartus II制作mif软件

打开quartus II软件，选择file—>New，在打开的选项卡中，选择Memory Initialization File，点击OK。在弹出的mif文件大小设置选项卡中，设置Number of Words为2048，Word Size为10，点击OK 即可，详细如下所示：

此时，就会建立好一个空白的mif文件，其中所有内容均为0，如下图所示：

我们将excel表格中的数据选中（可选中第一个数据，然后将进度条拉到最后一个数据的位置，按下键盘上的shift键，鼠标点击最后一个数据，便可全选了），单击右键，复制即可。然后回到quartusII的mif编辑界面，在mif文件的任意一个数据位置点击鼠标左键，然后按下键盘上的组合键ctrl + A（也就是全选），然后单击鼠标右键，选择paste即可。此时，我们发现，所有数据便依次存入了相应的地址中，如下图所示：

我们点击quartus II软件界面上的file—>save，选择你需要存储的路径，这里暂时存储在某一文件夹上，将文件名命名为sin10_2048，即完成了我们所有的工作。因为这里没有创建工程，所以保存完成后quartus II软件会弹出以下界面，问你是否需新建工程，这里只是做演示用，不需要新建工程，因此这里选择NO。

三、设计DDS系统

1、module DDS

module DDS(
	clk,//时钟
	reset_n,//复位
	Fword,//频率控制字
	Pword,//相位控制字
	DA_Data//数据输出
);

	input clk;
	input reset_n;
	input [31:0] Fword;
	input [10:0] Pword;//Rom地址11位：横坐标最大为：2048
	output [9:0] DA_Data;
	
	reg [31:0] r_Fword;//频率 寄存器
	reg [10:0] r_Pword;//相位 寄存器
	
	reg [31:0] Fcnt;//累加器
	
	wire [10:0] rom_addr;
	
	always @(posedge clk)
		begin
			r_Fword <= Fword;
			r_Pword <= Pword;
		end
	
	
	always @(posedge clk or negedge reset_n)
		if(!reset_n)
			Fcnt <= 32'd0;
		else
			Fcnt <= Fcnt + r_Fword;//Fcnt：相位累加器
	
	assign rom_addr = Fcnt[31:21] + r_Pword;	
	 
	rom rom(
	.address(rom_addr),
	.clock(clk),
	.q(DA_Data)
	);
	
	

endmodule

2、module DDS_tb

`timescale 1ns/100ps

module DDS_tb;
	reg clk;
	reg reset_n;
	reg [31:0] Fword;
	reg [10:0] Pword;//Rom地址11位
	wire [9:0] DA_Data;
	
	DDS DDS(
	.clk(clk),//时钟
	.reset_n(reset_n),//复位
	.Fword(Fword),//频率控制字
	.Pword(Pword),//相位控制字
	.DA_Data(DA_Data)//数据输出

	);
	
	initial clk = 1;
	always #10 clk = ~clk;
	
	initial 
		begin
			reset_n = 0;
			Fword = 1000000;
			Pword = 0;
			#1;
			reset_n = 1;
		end
		

endmodule