以下内容均为转载,供自己学习查阅之用,版权归原作者,侵删。 PBA Vs GBA STA | Logical DRC block与top的时序差异分析,建议收藏 在接口时序约束中为什么设置虚拟时钟(virtual clock)? set_false_path 与 set_disable_timing 的区别 盘点数字IC后端实现中clock skew大的各种场景 时钟树综合CTS 时钟树例外(exclude pin、stop pin、non_stop pin、float pin)全面揭秘<