DDR3 带宽以及位宽计算

最新推荐文章于 2025-02-14 00:30:29 发布

嗒曦

最新推荐文章于 2025-02-14 00:30:29 发布

阅读量5.6k

点赞数 4

分类专栏： Xilinx FPGA 文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_36613247/article/details/124184090

版权

Xilinx FPGA 专栏收录该内容

4 篇文章

订阅专栏

本文介绍了DDR3内存的带宽计算方式，根据400MHz的时钟频率和双倍数据速率特性，得出带宽为800MHz*32bit。然后讨论了MIG（Memory Interface Generator）控制器的数据端口位宽，通过转换得出app_wdf_data和app_rd_data的位宽为256bit。这展示了内存接口设计中的关键参数计算和接口规格理解。

摘要由CSDN通过智能技术生成

DDR3的物理位宽是32bit的，DDR3跑的时钟频率是400MHz, 又因为是上下沿都采样，所以带宽应该为：400MHz*2*32bit=800MHz * 32bit。那么MIG控制器的读写数据端口的位宽是多少呢？也就是app_wdf_data 和app_rd_data的位宽是多少呢？答案是：256bit。怎么算出来的呢？800MHz * 32 bit = 100MHz *32*8bit, 所以是32*8=256bit。

评论 1

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。