vivado导出pindelay文件

基本语句：1.link_design -part + FPGA型号

                  2.write_csv pindelay.csv

导出步骤：1.vivado建立一个空工程；

                          

                  2.进入控制台界面tcl console；                        

                                  

                 3.发送第一条语句link_design -part xc7k325tffg900-2，此时会进入到synthesized design界面；

                        

                        

                 控制台提示“link_design completed successfully”；

                4.发送第二条语句write_csv pindelay.csv；

                        

                 根据提示的目录找到该文件。

END

L