Verilog的数据类型和模块端口

已于 2022-07-07 08:02:19 修改
阅读量2.1k 收藏 10
点赞数 1
分类专栏： FPGA基础学习 文章标签： fpga开发
于 2022-07-07 07:55:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37203760/article/details/125651080
版权

1. Verilog常见的数据类型

本部分介绍了三种常见的数据类型：wire型、reg型、parameter型。

a. wire型

Verilog程序模块中输入输出信号默认定义为wire型；

wire型数据常用来表示以assign关键字指定的组合逻辑信号；

eg: wire [9:0] a, b, c;   //定义了三条线a,b,c，每条线的位宽为10；

b. reg型

reg是寄存器类型的关键字；

常用来表示always模块内的时序逻辑信号；

eg: reg [9:0] a,b,c;     //定义了三个位宽为10的寄存器a,b,c

注：reg型数据的的缺省是未知的。reg型数据可以为正值或负值，但当一个reg型数据是一个表达式中的操作数时，它的值被当做是无符号值。即如果一个4位的reg型数据被写入-1 ，在表达式中运算时，值被认为是+15 。

reg型和wire型的区别：reg型保持最后一次的赋值，wire型需要持续地驱动。

c. parameter型

Verilog中用parameter来定义常量，被定义的标志符用于表示一个固定的常数；

程序维护时，只要更改一处变量定义值，全部程序中调用该变量部分的值会随之改变，提高了程序的可读性和可维护性。

eg: parameter [3:0]  ABC = 4'd1;   //后续调用ABC即表示了“4‘d1”

2. 模块端口

模块端口是指模块与外界交互信息的接口，包括3种类型：

a. input: 模块从外界读取数据的接口，在模块内不可写。

b. output: 模块往外界送出数据的接口，在模块内不可读。

c. inout: 可读取数据也可送出数据，数据可双向流动。

参考：《无线通信FPGA设计》 田耕 徐文波 张延伟等.

Doreen Zou
关注
  • 1
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
verilog语言PDF教程
05-28
目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15 3.5.2 `ifdef、`else 和`endif 16 3.5.3 `default_nettype 16 3.5.4 `include 16 3.5.5 `resetall 16 3.5.6 `timescale 16 3.5.7 `unconnected_drive和 `nounconnected_drive 18 3.5.8 `celldefine 和 `endcelldefine 18 3.6 值集合 18 3.6.1 整型数 18 3.6.2 实数 19 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章 表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 4.1.4 寄存器 29 4.1.5 位选择 29 4.1.6 部分选择 29 4.1.7 存储器单元 30 4.1.8 函数调用 30 4.2 操作符 30 4.2.1 算术操作符 31 4.2.2 关系操作符 33 4.2.3 相等关系操作符 33 4.2.4 逻辑操作符 34 4.2.5 按位操作符 35 4.2.6 归约操作符 36 4.2.7 移位操作符 36 4.2.8 条件操作符 37 4.2.9 连接和复制操作 37 4.3 表达式种类 38 第5章 门电平模型化 39 5.1 内置基本门 39 5.2 多输入门 39 5.3 多输出门 41 5.4 三态门 41 5.5 上拉、下拉电阻 42 5.6 MOS开关 42 5.7 双向开关 44 5.8 门时延 44 5.9 实例数组 45 5.10 隐式线网 45 5.11 简单示例 46 5.12 2-4解码器举例 46 5.13 主从触发器举例 47 5.14 奇偶电路 47 第6章 用户定义的原语 49 6.1 UDP的定义 49 6.2 组合电路UDP 49 6.3 时序电路UDP 50 6.3.1 初始化状态寄存器 50 6.3.2 电平触发的时序电路UDP 50 6.3.3 边沿触发的时序电路UDP 51 6.3.4 边沿触发和电平触发的混合行为 51 6.4 另一实例 52 6.5 表项汇总 52 第7章 数据流模型化 54 7.1 连续赋值语句 54 7.2 举例 55 7.3 线网说明赋值 55 7.4 时延 55 7.5 线网时延 57 7.6 举例 57 7.6.1 主从触发器 57 7.6.2 数值比较器 58 第8章 行为建模 59 8.1 过程结构 59 8.1.1 initial 语句 59 8.1.2 always语句 61 8.1.3 两类语句在模块中的使用 62 8.2 时序控制 63 8.2.1 时延控制 63 8.2.2 事件控制 64 8.3 语句块 65 8.3.1 顺序语句块 66 8.3.2 并行语句块 67 8.4 过程性赋值 68 8.4.1 语句内部时延 69 8.4.2 阻塞性过程赋值 70 8.4.3 非阻塞性过程赋值 71 8.4.4 连续赋值与过程赋值的比较 72 8.5 if 语句 73 8.6 case语句 74 8.7 循环语句 76 8.7.1 forever 循环语句 76 8.7.2 repeat 循环语句 76 8.7.3 while 循环语句 77 8.7.4 for 循环语句 77 8.8 过程性连续赋值 78 8.8.1 赋值—重新赋值 78 8.8.2 force与release 79 8.9 握手协议实例 80 第9章 结构建模 83 9.1 模块 83 9.2 端口 83 9.3 模块实例语句 83 9.3.1 悬空端口 84 9.3.2 不同的端口长度 85 9.3.3 模块参数值 85 9.4 外部端口 87 9.5 举例 89 第10章 其他论题 91 10.1 任务 91 10.1.1 任务定义 91 10.1.2 任务调用 92 10.2 函数 93 10.2.1 函数说明部分 93 10.2.2 函数调用 94 10.3 系统任务和系统函数 95 10.3.1 显示任务 95 10.3.2 文件输入/输出任务 97 10.3.3 时间标度任务 99 10.3.4 模拟控制任务 99 10.3.5 定时校验任务 100 10.3.6 模拟时间函数 101 10.3.7 变换函数 102 10.3.8 概率分布函数 102 10.4 禁止语句 103 10.5 命名事件 104 10.6 结构描述方式和行为描述方式的 混合使用 106 10.7 层次路径名 107 10.8 共享任务和函数 108 10.9 值变转储文件 110 10.9.1 举例 111 10.9.2 VCD文件格式 112 10.10 指定程序块 113 10.11 强度 114 10.11.1 驱动强度 114 10.11.2 电荷强度 115 10.12 竞争状态 116 第11章 验证 118 11.1 编写测试验证程序 118 11.2 波形产生 118 11.2.1 值序列 118 11.2.2 重复模式 119 11.3 测试验证程序实例 123 11.3.1 解码器 123 11.3.2 触发器 124 11.4 从文本文件中读取向量 126 11.5 向文本文件中写入向量 127 11.6 其他实例 128 11.6.1 时钟分频器 128 11.6.2 阶乘设计 130 11.6.3 时序检测器 132 第12章 建模实例 136 12.1 简单元件建模 136 12.2 建模的不同方式 138 12.3 时延建模 139 12.4 条件操作建模 141 12.5 同步时序逻辑建模 142 12.6 通用移位寄存器 145 12.7 状态机建模 145 12.8 交互状态机 147 12.9 Moore有限状态机建模 150 12.10 Mealy型有限状态机建模 151 12.11 简化的21点程序 153 附录 语法参考 157 参考文献 172
在Verilog中如何给端口选择正确的数据类型
qq_27386569的博客
11-18 2579
今天要介绍的知识点相信很多同学都已经很清楚了，在这里做介绍只是对我和一些新手做一下知识的巩固。 那么到底如何理解输入和输出端口到底是使用reg类型还是wire类型？ 如图1 所示，对于输入A和输入B来说，我们只能使用线网类型，但是，输入A和输入B这两个端口可以由寄存器和线网所驱动。也就是说，寄存器和线网可以连接到这两个输入端口作为输入源。对于输出端口Y来讲，可以是线网，也可以是...
5.1 Verilog 模块与端口
二当家的
02-23 830
模块内部有可选的 5 部分组成，分别是变量声明，数据流语句，行为级语句，低层模块例化及任务和函数，如下图表示。input、inout 类型不能声明为 reg 数据类型，因为 reg 类型是用于保存数值的，而输入端口只能反映与其相连的外部信号的变化，不能保存这些信号的值。模块名，端口信号，端口声明和可选的参数声明等，出现在设计使用的 Verilog 语句（图中 Declarations_and_Statements）之前。对于外部环境来说，模块内部是不可见的，对模块的调用只能通过端口连接进行。
【Verilog HDL】学习总结
普罗米修斯的博客
10-21 1334
文章目录【 1. 端口类型的定义 】一个案例小结【 2. 】 【 1. 端口类型的定义 】 首先记住：Verilog HDL 默认的类型是 wire 型。 输入A、B，只能是线网型，电路模块中输入的驱动端口可以是线网型、寄存器型。 输出Y可以是线网型、寄存器型，电路模块中输出的驱动端口只能是线网型。 一个案例 我们通过一个【优秀】的案例来看看【错误】代码的编译 //2输入与门电路 module TEST(a,b,c,d,o1,o2); input a,b,c,d; output o1,o2; reg
verilog的input和output的类型
qq_38677031的博客
03-10 1万+
verilog的input和output是什么类型？ reg and wire specify how the object will be assigned and are therefore only meaningful for outputs. reg和wire指定如何分配对象，因此仅对输出有意义。 If you plan to assign your output in sequenti...
Verilog常用语法
热门推荐
weixin_50810761的博客
02-08 3万+
Verilog可综合常用语法 一、模块的结构、数据类型、变量和基本运算符号 1 模块的结构 1.1 端口定义 module 模块名（口1,口2,口3,…）; 两种模块例化方式： 方法一：模块名（连接端口1信号名,连接端口2信号名,连接端口3信号名,…）； 方法二：模块名（.端口名1（连接信号1名）,.端口名2（连接信号2名）,…）； 例化时还可以对模块中的参数型（parameter）变量进行重新赋值； 例如： module min(input clk,input rst_n,input a1,outpu
Verilog 学习笔记（一）代码结构，数据类型和运算符
b695715364的博客
07-18 2609
Verilog 学习笔记（一）
【Verilog】输入输出数据类型
NoxUni的博客
09-18 5033
对于任何模块（被测模块、测试模块），输入的数据都必须是wire，输出的数据可以是wire也可以是reg。 具体来说，被测模块中，输入一定是wire，输出可以是wire/reg； 测试文件中，输入给被测模块（测试文件的输出）可以是wire/reg，被测模块的输出（测试文件的输入）一定是wire。 Verilog程序模块中输入、输出信号类型默认为wire（可以不用手动声明）。 ...
Systemverilog 接口 interface modport使用说明
qq_33300585的博客
08-16 534
Systemverilog 接口 interface modport使用说明
verilog 模块输入输出描述
qq_53518410的博客
09-12 1870
-
verilog | 模块与端口
qq_45776815的博客
10-26 1403
端口：模块与外界环境交互的接口。所有端口隐含地声明为wire类型。若希望输出端口保存数值，则需要显式的声明为reg类型；输入与双向端口不能被声明为reg类型。2、命名端口连接：端口和相应的外部信号按照其名字进行连接,其中括号内部的是该模块的端口，括号外部的是原模块的端口（即下面的fulladd4的端口）。1、顺序端口连接：需要连接到模块实例的信号必须与模块声明时目标端口在端口列表中的位置保持一致。3、允许模块实例的端口保持未连接状态，例如作为测试端口。inout：输入/输出双向端口；
Verilog HDL主要能力
12-09
下面列出的是Verilog硬件描述语言的主要能力：* 基本逻辑门，例如and、or和nand等都内置在语言中。* 用户定义原语（UDP）创建的灵活性。...* Verilog HDL中有两类数据类型：线网数据类型和寄存器数据类型。线
verilog HDL硬件语法设计包括算术运算三人表决器Verilog的阻塞和非阻塞赋值源码例程quartus13.1工程合集
最新发布
04-26
02 Segled （Verilog的基础知识和基础语法实验，用于讲解说明Verilog的端口声明、数据类型定义、关键字使用等基础知识） 03 Structure （Verilog的结构化描述方式实验，使用Verilog的结构化描述方方来实现三人表决器...
verilog基础教程
10-25
3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章 表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 4.1.4 寄存器 29 ...
verilog pdf
08-20
3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章 表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 4.1.4 寄存器 29 ...
FPGA“题目周周练”活动来啦！
weixin_60861523的博客
04-23 386
作为一门高度专业化且充满挑战的技术，FPGA的学习是一场不断思考、认知、持续深化的过程。我们将密切关注活动的进展与反馈，根据实际情况对活动形式进行持续优化，力求为大家提供更高效、更有趣的学习体验。为了更好地帮助社区成员巩固和拓展FPGA知识，同时促进大家之间的交流与协作，共同营造一个积极向上的学习氛围，我们听取大家的建议，决定将于。，我们将围绕不同的主题（如入门基础、时序逻辑、组合逻辑、数字电路基础、vivado等），从社区题库中选择四道相关知识点的题目予以发布。，通过社区公布本周题目的答案及难点说明。
FPGA verilog 模板设计示例（持续更新）
qq_30093417的博客
04-24 247
FPGA verilog设计模板示例，参考明德扬极简设计法
ZYNQ之嵌入式开发04——自定义IP核实现呼吸灯、固化程序
西岸贤
04-23 1120
本文介绍自定义IP核实现呼吸灯实验，文中给出了具体的创建过程，还给出了固化程序的两种方式。
FPGA秋招-笔记整理（1）
sqzjiayou的博客
04-23 781
（4） 静态时序分析仅关注时序间的相对关系，而不是评估逻辑功能；（5） 静态时序分析。
Verilog 模块端口
07-27
在 Verilog 中，模块端口的声明通常在模块定义的括号内完成，每个端口都需要指定数据类型和宽度（bit width），例如： module MyModule( input wire [7:0] data_in, output wire [7:0] data_out, inout wire [7:...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值