PLL锁相环学习笔记

1 PLL锁相环简介

PLL：Phase Locked Loop（锁相环）
PLL是一种反馈控制电路，其特点是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。

2 PLL锁相环使用

Quartus II软件提供了锁相环PLL的IP核，对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。

2.1 创建一个空工程

2.2 打开 MegaWizard Plug-In Manager

2.3 创建一个空的IP核

2.4 –

• step 1:

• step 2:

• step 3:

• step 4:

2.5 设置导航-设置外部晶振频率

2.6 下一步

• NO.1

• NO.2

• NO.3

• NO.4

2.7 设置时钟频率参数

• 1
  
• 2

2.8 结束时钟参数设置

2.9 添加仿真库页面

2.10 总结页面

2.11 同意创建文件

3 程序编写

略