Verilog 实现检测序列中高电平个数

最新推荐文章于 2023-12-10 21:43:40 发布

McEv0y

最新推荐文章于 2023-12-10 21:43:40 发布

阅读量2.3k

点赞数 1

本文链接：https://blog.csdn.net/qq_38666053/article/details/108425063

版权

本文介绍如何使用Verilog设计一个电路，该电路在一拍内检测输入序列中的高电平个数，并避免在同步块中使用阻塞赋值导致潜在锁存器问题。通过将输出和计数逻辑分开，确保使用纯组合逻辑计算高电平数量，并在每次计算前清零计数器。仿真结果验证了设计的正确性。

摘要由CSDN通过智能技术生成

题目描述

用 Verilog 实现一个检测序列中高电平个数的电路，要求一拍内输出。

代码

有些答案在检测序列中高电平个数时在同步块里用阻塞赋值，我是不认同的。在什么块里就应该用什么电路，在边缘触发的块里用阻塞赋值，很可能产生锁存器，不是好习惯。因此，我在代码中把输出和计算高电平个数分为两个块，计算个数的块就用纯组合逻辑实现。

需要注意的是每次计算高电平个数前要先对计数器进行清零。

`timescale 1ns / 1ps

module cnter
 #(
   parameter DATA_WIDTH = 8
  )
  (
   input                                    clk,
   input                                    rst_n,
   input      [DATA_WIDTH-1 : 0]            data,
   output reg [$clog2(DATA_WID