sv default_constraint and soft constraint

最新推荐文章于 2024-09-24 10:47:52 发布

阿莹的三石

最新推荐文章于 2024-09-24 10:47:52 发布

阅读量127

点赞数 4

分类专栏： verilog 文章标签：嵌入式硬件

本文链接：https://blog.csdn.net/qq_40303160/article/details/140175792

版权

verilog 专栏收录该内容

6 篇文章 0 订阅

订阅专栏

                    
                    default constraint是一个语句块，里面可以对一些变量给固定随机值。外部给了某个变量另外一个随机语句，最终结果会被外面随机语句控制，内部default不再起作用。
soft constraint是一行语句，里面可以对一个变量给固定随机值。外部给这个变量新的随机语句，如果和内部原来随机冲突了，取外面的随机值。如果和内部的不冲突，取两者的交集。