【SystemVerilog 之 激励发生的随机化】~ 随即约束和分布、约束块控制、随机函数、数组约束、随机控制

已于 2022-07-29 10:40:13 修改
阅读量1.1k 收藏 6
点赞数 2
分类专栏： IC设计/验证、FPGA 文章标签： fpga开发 集成测试
于 2022-06-13 11:50:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40549426/article/details/125254952
版权

本章目录：

1. 随即约束和分布

1.1 为什么要随机？

在这里插入图片描述

1.2 为什么要约束？

在这里插入图片描述

1.3 要随机什么？

在这里插入图片描述

1.4 声明随机变量的类

在这里插入图片描述
在这里插入图片描述

1.5 什么是约束？

在这里插入图片描述

1.6 权重分布

在这里插入图片描述
在这里插入图片描述

1.7 inside运算符

在这里插入图片描述

1.8 条件约束

在这里插入图片描述

1.9 双向约束

在这里插入图片描述
在这里插入图片描述

1.10 练习

在这里插入图片描述
答案：AC
解析：B错误，设计的结构它是静态的，形成于编译时，不可以随机化，而验证的结构发生在仿真时，可以随机化；D错误，输出不可随机化。

在这里插入图片描述
在这里插入图片描述
答案：AB
解析：C错误，month不符合条件，以为题中month是3位的，表示07，尽管约束范围是112，那最后只能出现在1~7；D错误，year范围不对。注意：同一个类中只要有一个成员变量随机失败，那整个随机就是失败的。

2. 约束块控制

2.1 打开或者关闭约束块

在这里插入图片描述

2.2 内嵌约束

在这里插入图片描述

2.3 练习

在这里插入图片描述
在这里插入图片描述
答案：A
解析：有多个约束并且没有禁止任何约束时，仿真时会报错，该题中p.length初始化为0，约束条件中不影响p.length，所以，最后还是0.
在这里插入图片描述

在这里插入图片描述
答案：C
解析：注意图中的soft，降低自己的优先级，所以只要满足题中的条件即可。

3. 随机函数

3.1 pre_randomize 和 post_randomize

在这里插入图片描述

3.2 随机数函数

在这里插入图片描述

3.3 随机化个别变量

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
答案：C
解析：这里只对low随机，那么其余的都是默认值0，不论怎么初始化，约束条件hi>med不满足，所以low没办法随机出来，故报错。

4. 数组约束

4.1 数组的大小

在这里插入图片描述

4.2 数组中每个元素

在这里插入图片描述
在这里插入图片描述

4.3 产生唯一元素值的数组

4.3.1 方式一

在这里插入图片描述

4.3.2 方式二

在这里插入图片描述

4.4 随机化句柄数组

在这里插入图片描述

4.5 练习

在这里插入图片描述
在这里插入图片描述
答案：D
分析：原因在于d[i]<=d[i+1],此时的i的取值无法满足，比如i==3，那么就要满足d[3]<=d[4]，此时有d[4]吗？显然没有。

在这里插入图片描述
在这里插入图片描述
答案：B
分析：原因在于类RandStuff中value没有rand修饰，那它的值就是确定的，即为1；如果它要是被rand修饰，此时因为它是2位的，所以它的值在0~3都是对的；

拓展：如果类RandArray没有new的话，句柄数组就会是悬空的，此时他没有指定对象，所以这样做很危险。
总结：2个点===> 其一，一定要对该对象进行new，其二是一定要看句柄所指对象的变量有没有被rand修饰，有的话也要进行随机。

5. 随机控制

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

声明

本人所有系列的文章，仅供学习，不可商用，如有侵权，请告知，立删！！！

本人主要是记录学习过程，以供自己回头复习，再就是提供给后人参考，不喜勿喷！！！

如果觉得对你有用的话，记得收藏+评论！！！

IC二舅
关注
专栏目录
（20）System Verilog利用clocking块产生输出信号延迟激励
m0_46498597的博客
12-14 728
（20）System Verilog利用clocking块产生输出信号延迟激励 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog利用clocking块产生输出信号延迟激励 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可
激励随机约束和分布
柒年
11-29 2102
随机激励包括： 器件配置：寄存器和系统信号 环境配置：初始环境配置，例如合理的时钟，和外部反馈信号。 原始输入数据：数据包的长度，带宽，数据包间顺序 延迟：握手信号之间的时序关系，req请求和ack之间的延迟响应。 协议异常：给出随机异常反馈，确保dut处理数据的稳定性。 ...
system verilog随机函数_SystemVerilog 中的随机化激励
weixin_39743622的博客
12-19 526
1SystemVerilog中的随机化激励神州龙芯集成电路设计公司杨鑫徐伟俊陈先勇夏宇闻[摘要]：随着集成电路的验证工作日渐复杂，对验证的可靠性提出了越来越高的要求。传统的验证工作中也使用随机化激励以便减轻测试代码编写的工作量，以提升验证的可靠性。在SystemVerilog更强调了利用随机化激励函数以提高验证代码的效率和验证可靠性的重要性。本文以VMM库为例，阐述了如何在SystemVer...
SystemVerilog数组约束
qq_39794062的博客
02-09 1326
一、打开或关闭约束 一个类可以包含多个约束块，可以把不同的约束块用于不同测试。 各个约束块之间的约束内容是互相协调不违背的。 使用内建的constraint_mode()函数可以根据不同的需要打开或者关闭约束。 二、内嵌约束 多个约束块之间会相互作用，用来使能和禁止这些约束的代码也会增加测试的复杂性。 约束需要考虑类的开放封闭原则。 SV允许使用randomize() with来增加额外的约束，这和在类里增加约束是等效的，但同时要注意内部约束和外部约束之间应该是协调的，如果出现互相违背的情况，那么 随
System Verilog激励发送和结果检查
lfasdf的博客
05-27 315
本次展示输入何种激励和如何检查正确为主，其中DUT仍然保持不变，与[数字验证平台–从0到1（基于Verilog HDL）(https://blog.csdn.net/lfasdf/article/details/124984534?spm=1001.2014.3001.5502)一致 tinyalu_tb.sv文件 module top; typedef enum bit[2:0] {no_op = 3'b000, add_op = 3'b001
SystemVerilog 中的随机化激励.pdf
02-16
本文以VMM 库为例，阐述了如何在SystemVerilog 中使用随机化函数来编写高效率 的测试代码，重点介绍了可重用验证函数库的使用方法，以帮助读者理解如何使用 SystemVerilog 高效率地完成复杂的设计验证。
随机约束、随机分布、随机数组等-systemverilog
weixin_42705678的博客
11-18 700
一、简
#systemverilog# 关于随机约束之 constraint 关键字
那么菜的博客
11-28 2063
t=N4P3#systemverilog# 关于关键字 “randc” 的几点理解https://blog.csdn.net/qq_16423857/article/details/110630332。
SV基础知识4----随机化和约束
热门推荐
m0_59670134的博客
08-10 1万+
1 随机约束和分布 为什么需要随机和约束 随着芯片体积的增大，复杂度日益提高，定向测试已无法满足验证的需求，随机测试的比例逐渐提高。定向测试只能找到你认为可能存在的缺陷，而随机测试可以找到连你都没有想到的缺陷。 若只有随机没有约束，那么会产生很多无效和非法的激励。随机的对象不只是一个数据，而是有联系的变量集。通常这些变量会封装在一个数据类中，同时需要在类中声明数据之间的约束关系。约束不但可以指定数据的取值范围，还可以指定数据的随机权重分布。 随机的内容 器件配置：寄存器和系统信号 环境配置：随.
(6)systemverilog 随机化(一)
数字IC小白的日常修炼
10-24 1511
system verilog随机化 文章目录system verilog随机化一、前言二、SV中的随机化三、约束1.集合(set)成员和inside运算符2.在集合里使用数组3.条件约束4.双向约束5.使用合适的数学运算来提高效率6.权重分布四、约束求解 一、前言 随着设计变得越来越大，要产生一个完整的激励集来测试设计的功能变得越来越困难。可以编写一个定向测试集来检查某些功能项，但当一个项目的功能项成倍增加时，编写足够多的测试集就不可能了。更严重的是，这些功能集之间的关系是大多数错误（BUG）的来源，而且这
SystemVerilog语言之数组的约束
weixin_45176819的博客
09-14 356
SystemVerilog；数组的约束；
数字验证学习笔记——SystemVerilog芯片验证17 ——数组约束
qq_32100199的博客
12-28 544
数组约束
[SV]SystemVerilog数组约束方法总结
元直的博客
07-18 1万+
SystemVerilog数组约束方法总结 前言：在验证工作中，数组是我们最常用的数据结构之一了，那么如何对数组元素做约束呢？本文将给出一些实战的例子。 一、约束动态数组的大小 最容易理解的数组约束函数是size()，他可以约束动态数组或者队列的元素个数。 class dynamic_size_array(); rand logic [31:0] dyn_array[]; constrain...
SystemVerilog学习杂记——随机与约束
m0_57557609的博客
03-14 316
绿皮书第六章内容常用函数汇总 随机修饰符 class rand bit[31:0] src; // 随机修饰符 randc bit[7:0] kind; // 周期随机修饰符 endclass 随机变量一般为2值类型变量，随机化只能随机0和1，即使设置为4值类型随机变量，也不会随机到X和Z。 约束 约束 class rand bit[31:0] src; // 随机修饰符 randc bi
（九）system verilog的随机化（1）
数字IC攻城狮
11-09 1441
system verilog的随机化介绍System Verilog中的随机化带有随机变量的简单类什么可以被随机化约束简单表达式等效表达式权重分布集合成员和inside运算符条件约束双向约束使用合适的数学运算来提高效率解的概率 介绍 随着设计变得越来越大，要产生一个完整的激励集来测试设计的功能也变得越来越困难了，编写足够多的定向测试集已经不太现实了。解决的办法是采用受约束的随机测试法（CRT）自动产生测试集。定向测试集能找到可能存在的Bug，CRT方法通过随机激励、约束来选择测试方案，只产生有效的激励，以及
SystemVerilog学习 （9）——随机化
最新发布
apple_53311083的博客
11-16 1223
随着设计变得越来越大,要产生一个完整的激励集来测试设计的功能也变得越来越困难了。 定向激励的测试方法早已经无法满足检查功能完整性的要求。 解决的办法是采用受约束的随机测试法(CRT)自动产生测试集。随机约束测试（CRT，Constrained-Random Test）即能够产生你感兴趣的、你想不到的的测试向量，通过回归测试、替换随机种子的方式来提高单位测试用例的覆盖率收集效率。
SystemVerilog的随机化
GGbao_的博客
05-02 1634
采用受约束的随机测试法(CRT)自动产生测试集。定向测试集能找到你认为可能存在的Bug,CRT方法通过随机激励,可以找到你都无法确定的Bug。可以通过约束来选择测试方案,只产生有效的激励,以及测试感兴趣的功能项。CRT环境不仅需要产生激励,还需要通过参考模型,传输函数或其他方法预测输出结果。CRT由两部分组成:使用随机的数据流为 DUT 产生输人的测试代码,以及伪随机数发生器(PRNG)的种子(seed)。只要改变种子的值,就可以改变CRT的行为。
【SystemVerilog】SV 随机测试
小邦是名小ICer的博客
11-09 570
在计算机系统中， 游戏算法和编码技术一直对随机有特殊的需求。一个顺序执行机器，如处理器， 是一个的系统， 它自动地执行指令。计算机行为的确定特性使得它们的数字序列是的。对于真正的随机， 无法凭借当前值来预测下一个值。计算机系统的确定性是一个随机的行为。借助， 计算机系统中引入随机。也就如其名字一样，伪随机数不是真正意义上的随机。然而通过数学公式或者一个预处理的列表， 随机数是可以获取的。有很多研究伪随机算法的理论， 现代算法对于生成伪随机数已经可以很接近真正的随机。伪随机数是可以预测。
System Verilog 约束技巧
someque的博客
07-23 3198
文章目录System Verilog的约束与随机约束 System Verilog的约束与随机 约束 简单表达式：一个表达式中最多只能使用一个关系操作符，约束块里只能包含表达式，所以在约束块里不能进行赋值。 权重分布：dist src dist {0:40,[1:3]:=60}; //权重和不用等于100，值和权重可以是常数或者变量 集合（set）和inside c inside {[lo:hi]} ; c inside {[$:4],[20:$]} //可以使用$取位宽范围内的最大或者最
SystemVerilog讲座：探索未打包的四维数组
时钟域（clocking domains）处理时序问题，约束随机化（constrained random values）使得测试激励生成更加智能，过程控制（process control）提供了更强大的流程控制结构，而直接C函数（direct C functions）则允许...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值