超前进位加法器（附Verilog代码）

• 超前进位加法器：

普通全加器（行波进位加法器）是单比特全加器的级联，高位需要低位的进位位，故位宽增大时，加法的组合逻辑不断增大，超前进位加法器解决了这一问题。

• 优点：不需要等待低位的进位。直接计算就可得到该bit的进位位。
• 缺点：需要额外的组合逻辑计算进位位。
• 对比：对于较大位数的加法器，如32位的加法器。如果采用行波进位的方式，需要（32*2+1）= 65级的门延迟（见参考博客2）， 那如果采用超前进位的方式，理想情况下也只需要四级的门延迟。可惜的是， 这