(2019-03-08)
<涉及项目:Video_Switch_xxxx>
平台: lattice ecp5 xxxxx
问题:分配时钟管脚后,报错。但该管脚在别的相同类型芯片的板子上已经成功出货。
代码里用到sys_clk的只有两个pll。
解决:时钟经过PLLREFCS再进入PLL,就不报错了。
PLLREFCS PLLREFCS_inst
(
.CLK0 (sys_clk ),
.CLK1 (1'b0 ),
.SEL (1'b0 ),
.PLLCSOUT (sys_clk_o )
);
如果两个pll需要级联,则
数值填sys_clk的数值,勾上bypass,即时钟从这边出去,进第二个pll。
-----》》》搞定!