(零)VCS学习笔记

本文参考Verification with VCS Workshop的讲义,简单对理解的进行总结

1,VCS is?

什么是VCS (Verilog Compiled simulator)就是Verilog的编译仿真器,使用类似于我们常用的modelsim。其兼容 IEEE-1364,支持多种抽象级别的仿真。
简单的验证流程如下图所示
在这里插入图片描述

  • Compiler 生成优化后的仿真可执行文件
  • Simulator 执行用户的测试文件,报告仿真结果
  • Debugger 提供基于文本的命令行接口Command Line Interface 以及GUI界面的VirSim

下图是VCS的安装目录
在这里插入图片描述

2,VCS的仿真流程

VCS的仿真分为两步
第一步是将Verilog源文件编译成可执行文件

> VCS design.v

解析Verilog源文件以查找语法错误,解析引用并构建层次结构,检查编译选项,生成并链接目标代码、运行时例程和用户PLI,以创建SIMV模拟二进制可执行文件
第二步是运行simv来进行仿真

> simv(官方给出的)
> ./simv(自己使用的)

使用测试台刺激的运动设计
打印PLI和Verilog系统任务和函数输出

3,VCS编译仿真的流程

这里的命令使用会在lab的学习中使用
在这里插入图片描述

4,VCS编译命令格式

在这里插入图片描述

评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值