2019年04月_ty_xiumud

12月 11月 10月 09月 08月 07月 06月 05月 04月 03月 02月 01月

原创 Verilog 语法点使用————（持续更新）

参考于夏玉文老师的《Verilog数字电路设计系统教程》目录1，`define--宏定义2，数组1，`define--宏定义1，定义方法其中`为英文字符字符下的“~”。2，使用方法`include "defines.v"要将你定义的宏引入注意：1，同时，字符串后面不用（也不能）加；区分于paramater,localparam（后续填坑...

2019-04-26 10:55:30 1234

原创 ISE_FIFO_IP核接口测试(一）

xilinx FIFO的使用及各信号的讨论Xilinx ISE FIFO读写操作仿真学习

2019-04-24 20:31:58 1917

原创基于FPGA的SDRAM控制器设计（二）----------SDRAM的刷新

SDRAM是基于电容存储的，因此需要不断刷新来保证数据不会丢失。此文总结SDRAM的刷新模块。数据手册分析（及时序分析）这是刷新模块的时序图。这里据视频邓堪文老师讲解，AutoRefresh 只需要进行一次即可。时间间隔描述在SDRAM内部有刷新计数器，刷新完一次后，计数器会自动加一。SDRAM模块工作有三种，1，刷新2，写，3，读，所以需要引入仲裁机制，自身的工作状态...

2019-04-07 23:31:48 1303

原创基于FPGA的SDRAM控制器设计（一）----------SDRAM初始化

SDRAM简介SDRAM（synchronous Dynamic Random ），同步动态随机存储器，同步指内存工作需要同步时钟，内存的命令的发送和数据的接收都以它为标准。动态是指需要不断地刷新来保证数据不丢失（电容存储），随机指的是储存位置可以随机指定，自由储存。...

2019-04-04 22:05:15 3907

LTI系统建模仿真+西电2021年Matlab微电子学院课程报告

西电2021年Matlab微电子学院课程报告，仅供参考

2022-12-13

此博文以十进制转5421BCD为例，将仿真的文件的写法以及使用modesim自动化执行脚本文件进行简单的总结，更新之前文章的模板。以后有关代码的书写可以参考此博文。主要分为个部分，第一个部分介绍转5421BCD原理，第二部分是verilig代码及其仿真文件的书写，最后是.do文件的书写。这里不详细介绍，只是简单地说明。附录之前学习时候的博文[仿真文件的写法（以四位全加器为例）](https://blog.csdn.net/qq_41467882/article/details/82713257)

2020-04-30

建议增加代码折叠功能

2022-01-07

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

啦啦啦啦啦

原创 Verilog 语法点使用————（持续更新）

原创 ISE_FIFO_IP核接口测试(一）

原创基于FPGA的SDRAM控制器设计（二）----------SDRAM的刷新

原创基于FPGA的SDRAM控制器设计（一）----------SDRAM初始化

LTI系统建模仿真+西电2021年Matlab微电子学院课程报告

十进制转5421BCD所有文件

建议增加代码折叠功能

原创 Verilog 语法点使用————（持续更新）

原创 ISE_FIFO_IP核接口测试(一）

原创 基于FPGA的SDRAM控制器设计（二）----------SDRAM的刷新

原创 基于FPGA的SDRAM控制器设计（一）----------SDRAM初始化

LTI系统建模仿真+西电2021年Matlab微电子学院课程报告

十进制转5421BCD所有文件

建议增加代码折叠功能

原创基于FPGA的SDRAM控制器设计（二）----------SDRAM的刷新

原创基于FPGA的SDRAM控制器设计（一）----------SDRAM初始化