工艺角 Process Corner

最新推荐文章于 2025-03-13 00:29:59 发布

呆呆象呆呆

最新推荐文章于 2025-03-13 00:29:59 发布

阅读量1.6w

点赞数 41

分类专栏：硬件理论知识学习文章标签：制造

本文链接：https://blog.csdn.net/qq_41554005/article/details/127533241

版权

硬件理论知识学习专栏收录该内容

4 篇文章

订阅专栏

芯片制造存在工艺偏差，为减轻电路设计困难，工艺工程师以“工艺角”形式给出器件性能范围。介绍了工艺角定义、不同情况及参数影响，阐述了Corner wafer意义、Corner Split Table策略，还说明了确认Corner结果的方法，以保证芯片良率。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

工艺角 Process Corner

背景：芯片制造是一个物理过程，存在着工艺偏差（包括掺杂浓度、扩散深度、刻蚀程度等），导致不同批次之间，同一批次不同晶圆之间，同一晶圆不同芯片之间情况都是不相同的，MOSFETs 参数变化很大。

要求：为了在一定程度上减轻电路设计任务的困难，工艺工程师们要保证器件的性能在某个范围内。如果超过这个范围，就将这颗IC报废了，通过这种方式来保证IC的良率。这个提供给设计师的性能范围只适用于数字电路。

工艺角定义：这个范围以“工艺角”（Process Corners）的形式给出。其思想是：把NMOS和PMOS晶体管的速度波动范围限制在由四个角所确定的矩形内。这四个角分别是：快NFET和快PFET，慢NFET和慢PFET，快NFET和慢PFET，慢NFET和快PFET。

例如，具有较薄的栅氧、较低阈值电压的晶体管，就落在快角附近。从晶片中提取与每一个角相对应的器件模型时，片上NMOS和PMOS的测试结构显示出不同的门延迟，而这些角的实际选取是为了得到可接受的成品率。因此，只有满足这些性能的指标的晶片才认为是合格的。在各种工艺角和极限温度条件下对电路进行仿真是决定成品率的基础。

	Nmos	Pmos
TT	Typical	Typical
FF	Fast	Fast
SS	Slow	Slow
FS	Fast	Slow
SF	Slow	Fast

第一个字母代表NMOS，第二个字母代表PMOS，TFS（Typical、Fast、Slow）都是分别针对不同浓度的N型和P型掺杂来说的。因为NMOS和PMOS在工艺上是独立做出来的，彼此在制造的时候不会影响
但是对于电路，NMOS和PMOS是同时工作的，会出现做出来的NMOS、PMOS速度有快有慢，反应为不同批次或者不同晶片之间mos管的延时略有不一致，所以会出现FF、SS、FS、SF四种情况。
通过Process注入的调整，模拟器件速度快慢，同时根据偏差大小设定不同等级的FF和SS。正常情况下大部分是TT，而以上5种corner在 $±3σ \pm 3\sigma$ 可以覆盖约99.73%的范围，这种随机性的发生符合正态分布。
同时F类型也指驱动电流是其最大值，而S类型指驱动电流是其最小值（此电流为Ids电流）这是从测量角度解释，也有理解为载流子迁移率（Carrier mobility）的快慢。载流子迁移率是指在载流子在单位电场作用下的平均漂移速度。单一器件所测的结果是呈正态分布的，均值在TT，最小最大限制值为SS与FF。
比较关注两个参数，vth和ids，如果要使你的电路风险最小，电路要有足够的裕度，所有的PVT（process、voltage、temperature）组合仿真都通过，process是5个 tt ss ff fs sf，一般情况下最差的情况就是ss、最高温度、最低电压，如果这种情况能够仿真通过，那么这个电路就基本没问题了。若从工艺角度将讲，在只调节 WELL IMP process 的情况下，SS的VTH要高一些，器件翻转会慢，IDS偏小，但是漏电会小，FF为VTH偏低，器件翻转会快，但是漏电会大，IDS也会偏大，电路驱动能力相对来说较强。做SS和FF主要是在看当前设计的window大小和所在的方位。验证设计留有的窗口是否合理，设计和制造耦合的是否合理。
对于工艺偏差的情况有很多，比如掺杂浓度，制造时的温度控制，刻蚀程度等，所以造成同一个晶圆上不同区域的情况不同，以及不同晶圆之间不同情况的发生。这种随机性的发生，只有通过统计学的方法才能评估覆盖范围的合理性。

Corner wafer的意义

工程片流片的时候，FAB（即为代工厂。fabrication）会pirun（pilot run，试运行试跑片）关键层次调整inline variation，有的还会下backup wafer（备用晶圆，备片）以保证出货的wafer器件on target，即在TT corner附近。如果单纯是为了做一些样品出来，只进行工程片流片，那可以不验证corner，但如果为了后续量产准备，是必须要考虑corner的。由于工艺在制作过程中会有偏差，而corner是对产线正常波动的预估，FAB也会对量产芯片的corner验证有所要求。所以在设计阶段就要满足corner，在各种corner和极限温度条件下对电路进行仿真，使其在各种corner上都能正常工作，才能使最终生产出的芯片良率高。

Corner Split Table策略

对于产品来讲，一般corner做到spec（芯片的规约 specification，通常以文表的形式定义芯片的功能和性能指标）上，正常情况下spec有6个 $\sigma$ ，如FF2（或2FF）表示往快的方向偏2个 $\sigma$ ，SS3（或3SS）表示往慢的方向偏3个 $\sigma$ 。 $s i g ma$ 主要表征了Vt的波动，波动大 $\sigma$ 就大，这里3个 $\sigma$ 就是在工艺器件的spec线上，可以允许超出一点点，因为线上波动不可能正正好好做到spec上。

以55nm逻辑工艺工程片为例，拟定的corner split table如图：

1 & 2 两片pilot wafer，一片盲封，一片测CP
3 & 4 两片hold在Contact，为后道改版预留工程wafer，可以节省ECO流片时间
5～12 八片hold在Poly，等pilot的结果看是否需要调整器件速度，并验证corner

除了留有足够的芯片用于测试验证，Metal Fix，还应根据项目需求，预留尽可能多的wafer作为量产出货

4.确认Corner结果

首先，大部分都应该落于四个corner决定的window范围内，如果出现大的偏差，那可能是工艺shift。如果各个corner的良率都没影响符合预期，那说明工艺窗口充分。如果有个别条件良率低，那就需要调整工艺窗口。

Corner wafer的目的是验证设计余量，考察良率是否有损失。大体上，超出这个corner约束性能范围内的芯片报废。Corner验证对标的是WAT测试结果，一般由FAB主导，但是corner wafer的费用是由设计公司承担的。一般成熟稳定的工艺，同一片wafer上的芯片，同一批次的wafer甚至不同批次的wafer参数都是很接近的，偏差的范围相对不会很大。