UltraScale系列FPGA实现SDI转USB3.0采集卡，基于UltraScale GTH+FT601架构，提供2套工程源码和技术支持

UltraScale系列FPGA实现SDI转USB3.0采集卡，基于UltraScale GTH+FT601架构，提供2套工程源码和技术支持

1、前言

FPGA实现SDI视频编解码现状；
目前FPGA实现SDI视频编解码有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971接收器直接将SDI解码为并行的YCrCb422，GS2972发送器直接将并行的YCrCb422编码为SDI视频，缺点是成本较高，可以百度一下GS2971和GS2972的价格；另一种方案是使用FPGA逻辑资源部实现SDI编解码，利用Xilinx系列FPGA的GTP/GTX/GTH/GTY等资源实现解串，利用Xilinx系列FPGA的SMPTE UHD-SDI资源实现SDI编解码，优点是合理利用了FPGA资源，GT高速接口资源不用白不用，缺点是操作难度大一些，对FPGA开发者的技术水平要求较高。有意思的是，这两种方案在本博这里都有对应的解决方案，包括硬件的FPGA开发板、工程源码等等。本设计使用UltraScale GTH高速接口资源；

FPGA实现USB3.0现状；
目前FPGA实现USB3.0的实现方案很多，但就简单好用的角度而言，FT601应该是最佳方案，因为它电路设计简单，操作时序简单，软件驱动简单，官方甚至提供了包括FPGA驱动在内的丰富的驱动源码和测试软件；本设计旨在普及传播FT601芯片在FPGA领域实现USB3.0通信应用，包括FT601芯片解读、FT601芯片读写时序分析、FT601芯片硬件电路参考设计、FT601与PC端的QT上位机通信，包括FT601测速试验、FT601视频采集传输试验、FT601视频采集+图像处理后传输试验等等；

工程概述

本设计基于Xilinx的UltraScale系列FPGA开发板实现SDI视频编解码，输入源为一个3G-SDI相机或者HDMI转3G-SDI盒子，也可以使用HD-SDI或者SD-SDI相机，因为本设计是三种SDI视频自适应的；同轴的SDI视频通过同轴线连接到FPGA开发板的BNC座子，然后同轴视频经过板载的LMH1219RTWR芯片实现单端转差分和均衡EQ的功能；然后差分SDI视频信号进入FPGA内部的UltraScale GTH高速资源，实现数据高速串行到并行的转换，本博称之为解串；解串后的并行视频再送入Xilinx系列FPGA特有的SMPTE UHD-SDI IP核进行SDI视频解码操作，并输出BT1120视频，至此，SDI视频解码操作已经完成，可以进行常规的图像处理操作了；

本设计的目的是输出解码的SDI视频，针对目前市面上的主流项目需求，本博设计了USB3.0输出；解码后的SDI视频送入BT1120转RGB模块实现视频格式转换，输出RGB888视频流；然后使用本博常用的FDMA图像缓存架构实现图像3帧缓存，缓存介质为板载的DDR4；然后由FT601读写逻辑控制视频从DDR4中读出；FT601使用同步FIFO-245模式，工作模式通过GPIO0/GPIO1引脚配置；根据FT601读写时序设计了读写状态机；在PC端QT上位机控制下，FT601读写逻辑产生从DDR4中读取视频的控制信号，并将读出的视频通过FT601写数据总线发送到板载的FT601芯片；FPGA开发板通过USB3.0数据线连接至PC端主机；PC端的QT上位机调用FT601驱动的API实现图像读取并显示视频；本博客提供2套工程源码，具体如下：

现对上述2套工程源码做如下解释，方便读者理解：

工程源码1

开发板FPGA型号为Xilinx–>Kintex UltraScale–xcku040-ffva1156-2-i；输入视频为3G-SDI相机或者HDMI转3G-SDI盒子，输入分辨率为1920x1080@60Hz，输入视频经过板载的LMH1219RTWR芯片实现单端转差分和均衡EQ后送入FPGA；再经过UltraScale GTH将SDI视频解串为并行数据；再经过SMPTE UHD-SDI IP核将SDI解码BT1120数据；再经过BT1120转RGB模块将BT1120转换为RGB888视频；再经过本博主常用的FDMA图像缓存方案将视频写入DDR4做3帧缓存；然后由FT601读写逻辑控制视频从DDR4中读出；FT601使用同步FIFO-245模式，工作模式通过GPIO0/GPIO1引脚配置；根据FT601读写时序设计了读写状态机；在PC端QT上位机控制下，FT601读写逻辑产生从DDR4中读取视频的控制信号，并将读出的视频通过FT601写数据总线发送到板载的FT601芯片；FPGA开发板通过USB3.0数据线连接至PC端主机，输出分辨率为1920x1080@60Hz；PC端的QT上位机调用FT601驱动的API实现图像读取并显示视频；由此形成SDI+FPGA+高速接口+光编码+USB3.0+QT上位机的高端架构；该工程适用于SDI转USB3.0采集卡应用；

工程源码2

开发板FPGA型号为Xilinx–>Zynq UltraScale+MPSoCs–xczu19eg-ffvc1760-2-i；输入视频为3G-SDI相机或者HDMI转3G-SDI盒子，输入分辨率为1920x1080@60Hz，输入视频经过板载的LMH1219RTWR芯片实现单端转差分和均衡EQ后送入FPGA；再经过UltraScale GTH将SDI视频解串为并行数据；再经过SMPTE UHD-SDI IP核将SDI解码BT1120数据；再经过BT1120转RGB模块将BT1120转换为RGB888视频；再经过本博主常用的FDMA图像缓存方案将视频写入PS端DDR4做3帧缓存；然后由FT601读写逻辑控制视频从DDR4中读出；FT601使用同步FIFO-245模式，工作模式通过GPIO0/GPIO1引脚配置；根据FT601读写时序设计了读写状态机；在PC端QT上位机控制下，FT601读写逻辑产生从DDR4中读取视频的控制信号，并将读出的视频通过FT601写数据总线发送到板载的FT601芯片；FPGA开发板通过USB3.0数据线连接至PC端主机，输出分辨率为1920x1080@60Hz；PC端的QT上位机调用FT601驱动的API实现图像读取并显示视频；由此形成SDI+FPGA+高速接口+光编码+USB3.0+QT上位机的高端架构；该工程适用于SDI转USB3.0采集卡应用；

本博客详细描述了UltraScale系列FPGA实现SDI转USB3.0采集卡，工程代码可综合编译上板调试，可直接项目移植，适用于在校学生、研究生项目开发，也适用于在职工程师做学习提升，可应用于医疗、军工等行业的高速接口或图像处理领域；
提供完整的、跑通的工程源码和技术支持；
工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后；

免责声明

本工程及其源码即有自己写的一部分，也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)，若大佬们觉得有所冒犯，请私信批评教育；基于此，本工程及其源码仅限于读者或粉丝个人学习和研究，禁止用于商业用途，若由于读者或粉丝自身原因用于商业用途所导致的法律问题，与本博客及博主无关，请谨慎使用。。。

2、相关方案推荐

我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目

其实一直有朋友反馈，说我的博客文章太多了，乱花渐欲迷人，自己看得一头雾水，不方便快速定位找到自己想要的项目，所以本博文置顶，列出我目前已有的所有项目，并给出总目录，每个项目的文章链接，当然，本博文实时更新。。。以下是博客地址：
点击直接前往

本博已有的 SDI 编解码方案

我的博客主页开设有SDI视频专栏，里面全是FPGA编解码SDI的工程源码及博客介绍；既有基于GS2971/GS2972的SDI编解码，也有基于GTP/GTX资源的SDI编解码；既有HD-SDI、3G-SDI，也有6G-SDI、12G-SDI等；专栏地址链接如下：
点击直接前往

本博已有的FPGA驱动USB通信方案

我的博客主页开设有FPGA驱动USB通信专栏，里面全是FPGA驱动USB通信的工程源码及博客介绍；既有基于USB2.0也有USB3.0方案；包括USB2.0/3.0测速试验、USB2.0/3.0视频采集传输试验、USB2.0/3.0视频采集+图像处理后传输试验等等；所有工方案均包括FPGA工程和QT上位机源码；专栏地址链接如下：
点击直接前往

3、详细设计方案

设计原理框图

设计原理框图如下：

注意！！！！
注意！！！！
本设计参考了Xilinx官方设计文档，官方的参考设计框图如下：

SDI 输入设备

SDI 输入设备可以是SDI相机，代码兼容HD/SD/3G-SDI三种模式；SDI相机相对比较贵，预算有限的朋友可以考虑用HDMI转SDI盒子模拟SDI相机，这种盒子某宝一百块左右；当使用HDMI转SDI盒子时，输入源可以用笔记本电脑，即用笔记本电脑通过HDMI线连接到HDMI转SDI盒子的HDMI输入接口，再用SDI线连接HDMI转SDI盒子的SDI输出接口到FPGA开发板，如下：

LMH1219RTWR 均衡器

LMH1219RTWR芯片实现单端转差分和均衡EQ的功能，这里选用LMH1219RTWR是因为借鉴了了Xilinx官方的方案，当然也可以用其他型号器件。LMH1219RTWR均衡器原理图如下：

UltraScale GTH 高速接口–>解串

本设计使用Xilinx特有的UltraScale GTH高速信号处理资源实现SDI差分视频信号的解串，对于SDI视频接收而言，UltraScale GTH起到解串的作用，即将输入的高速串行的差分信号解为并行的数字信号；UltraScale GTH的使用一般需要例化IP核，通过vivado的UI界面进行配置，但本设计需要对SD-SDI、HD-SDI、3G-SDI视频进行自动识别和自适应处理，所以需要使得UltraScale GTH具有动态改变线速率的功能，该功能可通过DRP接口配置，也可通过UltraScale GTH的rate接口配置此外，为了动态配置UltraScale GTH线速率，还需要UltraScale GTH控制模块，该模块参考了Xilinx的官方设计方案，具有动态监测SDI模式，动态配置DRP等功能；该方案参考了Xilinx官方的设计；UltraScale GTH 解串与串化模块代码架构如下：

UltraScale GTH IP核配置如下：

SMPTE UDH-SDI IP核

SMPTE UDH-SDI IP核是Xilinx系列FPGA特有的用于SDI视频编解码的IP，该IP配置使用非常简单，vivado的UI界面如下：

SMPTE UDH-SDI IP核必须与UltraScale GTH配合才能使用，对于SDI视频接收而言，该IP接收来自于UltraScale GTH的数据，然后将SDI视频解码为BT1120视频输出，对于SDI视频发送而言，该IP接收来自于用户侧的的BT1120视频数据，然后将BT1120视频编码为SDI视频输出；该方案参考了Xilinx官方的设计；SMPTE UDH-SDI IP IP核代码架构如下：

BT1120转RGB

BT1120转RGB模块的作用是将SMPTE UDH-SDI IP核解码输出的BT1120视频转换为RGB888视频，它由BT1120转CEA861模块、YUV422转YUV444模块、YUV444转RGB888三个模块组成，该方案参考了Xilinx官方的设计；BT1120转RGB模块代码架构如下：

FDMA 图像缓存

FDMA图像缓存架构实现的功能是将输入视频缓存到板载DDR中再读出送后续模块，目的是实现视频同步输出，实现输入视频到输出视频的跨时钟域问题，更好的呈现显示效果；由于调用了Xilinx官方的MIG作为DDR控制器，所以FDMA图像缓存架构就是实现用户数据到MIG的桥接作用；架构如下：

FDMA图像缓存架构由FDMA控制器+FDMA组成；FDMA实际上就是一个AXI4-FULL总线主设备，与MIG对接，MIG配置为AXI4-FULL接口；FDMA控制器实际上就是一个视频读写逻辑，以写视频为例，假设一帧图像的大小为M×N，其中M代表图像宽度，N代表图像高度；FDMA控制器每次写入一行视频数据，即每次向DDR中写入M个像素，写N次即可完成1帧图像的缓存，读视频与之一样；同时调用两个FIFO实现输入输出视频的跨时钟域处理，使得用户可以AXI4内部代码，以简单地像使用FIFO那样操作AXI总线，从而达到读写DDR的目的，进而实现视频缓存；本设计图像缓存方式为3帧缓存；FDMA图像缓存架构在Block Design中如下：

FT601功能和硬件电路

FT600/601Q 的技术参数如下：
FT600&601Q 芯片是 FT 最新推出的 USB3.0 to FIFO interface IC，实现 USB3.0 与 16/32bit 并行 IO 接口之间的数据传输；整个 USB 通信协议全部由芯片驱动自行完成，开发者无须考虑 USB 底层固件的编程。
–>兼容支持 USB3.0（5Gbps）,向下兼容 USB2.0（480Mbps and 12Mbps）传输；
–>高达 8 个可配置 Endpoint. >>支持 2 种 FIFO 传输协议，最大传输可达 400MB/s；
–>芯片内部有 16K 字节的缓冲区，可以进行数据的大吞吐量操作；
–>支持远程唤醒功能；
–>芯片支持多种 IO 电压：1.8V,2.5V.3.3V；
–>通过 16bit D[O：15]或 32bit D[0:31]并行数据线和读写状态／控制线 RXF、TXE、RD、WR，加上时钟 CLK，使能 OE 信号线就可实现与 CPU/FPGA 的数据交换；
–>该芯片内部集成 1.0V LDO,可提供给芯片核心部分使用；
–>工业级芯片，工作温度范围-40 to 85℃；
FT601芯片框架如下：

FT601外围电路设计参考如下：

FT601支持的多种传输模式，其中 245 Synchronous FIFO 模式和 Multi-Channel FIFO 模式是最常用的模式，本工程配置为 245 Synchronous FIFO 模式；传输模式通过GPIO引脚高低电平配置，配置真值表如下：

FT601读时序解读

FT601的245 Synchronous FIFO 模式读时序如下：

RXF_N为读数据状态信号，RXF_N为低电平期间FPGA可以读取FT601数据；
检测到RXF_N低电平后，拉低OE_N和RD_N，然后开始读数据；
检测到RXF_N高电平后，拉高OE_N和RD_N，然后退出读数据状态；

FT601写时序解读

FT601的245 Synchronous FIFO 模式写时序如下：

TXF_N为读数据状态信号，RXF_N为低电平期间FPGA向FT601写入数据；
检测到TXF_N低电平后，拉低WR_N，然后开始向FT601写入数据；
检测到TXF_N高电平后，拉高WR_N，然后退出写数据状态；

FT601用户读写逻辑

基于以上对FT601的解读，就可以用verilog实现对FT601的读写操作了，工程中FT601用户读写逻辑代码如下：

FT601用户读写逻辑代码顶层接口如下：

FT601驱动安装

注意：驱动只需要安装一次即可；
首先下载bit到FPGA开发板，如下：

然后打开PC端–>我的电脑–>管理–>设备管理器，可以看到FT601设备已经识别，如下：

如果你已经下载了FT601驱动文件，但没有安装，则有的电脑会自动寻找驱动并自定安装，所以等待大约1分钟后，电脑自动帮我们装好了FT601驱动，如下：

如果你的电脑不能自动寻找驱动并安装，请手动安装驱动，如下：

USB3.0视频接收显示QT上位机

仅提供Win10版本的QT上位机，位置如下：

以Win10版本为例，源码位置如下：

以Win10版本下，可以点击已经编译好的QT软件直接运行，位置如下：

QT上位机运行效果如下：

工程源码架构

提供2套工程源码，以工程源码1为例，工程Block Design设计如下：

提供2套工程源码，以工程源码1为例，综合后的工程源码架构如下：

4、工程源码1详解–>KU040版本

开发板FPGA型号：Xilinx-Kintex-UltraScale–xcku040-ffva1156-2-i；
开发环境：Vivado2019.1；
QT开发环境：VS2015 + Qt 5.12.10；
输入：3G-SDI相机或HDMI转SDI盒子，分辨率1920x1080@60Hz；
输出：USB3.0，分辨率1920x1080@60Hz；
USB3.0物理层方案：FT601芯片方案；
SDI视频解串方案：Xilinx–UltraScale GTH高速接口解串；
SDI视频解码方案：Xilinx–SMPTE UHD-SDI 解码；
图像缓存方案：FDMA图像缓存+DDR4颗粒+图像4帧缓存；
实现功能：UltraScale系列FPGA实现SDI转USB3.0采集卡；
工程作用：此工程目的是让读者掌握Xilinx UltraScale系列FPGA实现SDI转USB3.0采集卡的设计能力，以便能够移植和设计自己的项目；
工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容；
工程的资源消耗和功耗如下：

5、工程源码2详解–>ZU19EG版本

开发板FPGA型号：Xilinx-Zynq UltraScale+MPSoCs–xczu19eg-ffvc1760-2-i；
开发环境：Vivado2019.1；
QT开发环境：VS2015 + Qt 5.12.10；
输入：3G-SDI相机或HDMI转SDI盒子，分辨率1920x1080@60Hz；
输出：USB3.0，分辨率1920x1080@60Hz；
USB3.0物理层方案：FT601芯片方案；
SDI视频解串方案：Xilinx–UltraScale GTH高速接口解串；
SDI视频解码方案：Xilinx–SMPTE UHD-SDI 解码；
图像缓存方案：FDMA图像缓存+PS端DDR4颗粒+图像4帧缓存；
实现功能：UltraScale系列FPGA实现SDI转USB3.0采集卡；
工程作用：此工程目的是让读者掌握Xilinx UltraScale系列FPGA实现SDI转USB3.0采集卡的设计能力，以便能够移植和设计自己的项目；
工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容；
工程的资源消耗和功耗如下：

6、工程移植说明

vivado版本不一致处理

1：如果你的vivado版本与本工程vivado版本一致，则直接打开工程；
2：如果你的ivado版本低于本工程vivado版本，则需要打开工程后，点击文件–>另存为；但此方法并不保险，最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本；

3：如果你的vivado版本高于本工程vivado版本，解决如下：

打开工程后会发现IP都被锁住了，如下：

此时需要升级IP，操作如下：

FPGA型号不一致处理

如果你的FPGA型号与我的不一致，则需要更改FPGA型号，操作如下：



更改FPGA型号后还需要升级IP，升级IP的方法前面已经讲述了；

其他注意事项

1：由于每个板子的DDR不一定完全一样，所以MIG IP需要根据你自己的原理图进行配置，甚至可以直接删掉我这里原工程的MIG并重新添加IP，重新配置；
2：根据你自己的原理图修改引脚约束，在xdc文件中修改即可；
3：纯FPGA移植到Zynq需要在工程中添加zynq软核；

7、上板调试验证

准备工作

需要准备的器材如下：
FPGA开发板；
SDI摄像头或HDMI转SDI盒子；
FT601转接板；
我的开发板了连接如下：

SDI视频采集转USB3.0输出效果演示

SDI视频采集转USB3.0输出效果如下：

SDI-FT601

8、福利：工程代码的获取

福利：工程代码的获取
代码太大，无法邮箱发送，以某度网盘链接方式发送，
资料获取方式：私，或者文章末尾的V名片。
网盘资料如下：

此外，有很多朋友给本博主提了很多意见和建议，希望能丰富服务内容和选项，因为不同朋友的需求不一样，所以本博主还提供以下服务：