![](https://img-blog.csdnimg.cn/20190927151124774.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA视频图像编解码
文章平均质量分 95
FPGA视频图像编解码
9527华安
两年半FPGA练习生经验、6年FPGA项目开发经验,任职于军工、985高校、科研院所等机构;提供各种FPGA开发完整解决方案。。。
展开
-
FPGA基于VCU的H265视频解压缩,解码后HDMI2.0输出,支持4K60帧,提供工程源码+开发板+技术支持
FPGA基于VCU的H265视频解压缩,解码后HDMI2.0输出,支持4K60帧,提供工程源码+开发板+技术支持原创 2024-04-12 08:53:12 · 2088 阅读 · 0 评论 -
FPGA基于VCU的H265视频压缩,HDMI2.0输入,支持4K60帧,提供工程源码+开发板+技术支持
FPGA基于VCU的H265视频压缩,HDMI2.0输入,支持4K60帧,提供工程源码+开发板+技术支持原创 2024-04-11 08:48:59 · 2192 阅读 · 0 评论 -
FPGA纯verilog代码实现H265视频压缩 支持4K30帧分辨率 提供工程源码和技术支持
FPGA纯verilog代码实现H265视频压缩 支持4K30帧分辨率 提供工程源码和技术支持H265视频压缩与解码在FPGA图传领域应用广泛,Xilinx高端器件已经内嵌了H265加速器,在Linux系统下调用API即可使用,但对于需要定制私有算法或者协议的H264视频压缩与解码应用或者学习研究者而言,纯verilog代码实现H264视频压缩依然具有实用价值,本设计采用纯verilog代码实现H265视频压缩,没有使用任何IP,具有参考价值;本文详细描述了FPGA纯verilog代码实现H265视频原创 2023-05-22 08:43:08 · 3380 阅读 · 1 评论 -
FPGA纯verilog代码实现H264视频压缩 提供工程源码和技术支持
FPGA纯verilog代码实现H264视频压缩 提供工程源码和技术支持H264视频压缩与解码在FPGA图传领域应用广泛,Xilinx高端器件已经内嵌了H264加速器,在Linux系统下调用API即可使用,但对于需要定制私有算法或者协议的H264视频压缩与解码应用或者学习研究者而言,纯verilog代码实现H264视频压缩依然具有实用价值,本设计采用纯verilog代码实现H264视频压缩,没有使用任何IP,具有参考价值;本文详细描述了FPGA纯verilog代码实现H264视频压缩的设计方案,工程代原创 2023-05-17 09:38:22 · 3764 阅读 · 1 评论 -
FPGA实现MPEG2视频压缩PCIe传输 提供软硬件工程源码和技术支持
FPGA实现MPEG2视频压缩PCIe传输 提供软硬件工程源码和技术支持本文详细描述了FPGA基于XDMA搭建PCIE通信平台的设计方案,利用开发板逻辑资源大的特点,实现了MPEG2视频压缩后通过PCIe传输的功能试验;工程代码可综合编译上板调试,可直接项目移植,适用于在校学生、研究生项目开发,也适用于在职工程师做项目开发,可应用于医疗、军工等行业的高速接口领域;提供完整的、跑通的工程源码和技术支持;工程源码和技术支持的获取方式放在了文章末尾,请耐心看到最后;原创 2023-05-11 09:07:02 · 1701 阅读 · 0 评论 -
FPGA实现JPEG-LS图像压缩,有损无损可配置,提供工程源码和技术支持
FPGA实现JPEG-LS图像压缩,有损无损可配置,提供工程源码和技术支持本设计使用system verilog语言设计了一个JPEG-LS图像压缩加速器,输入数据为8位的灰度图,输出数据为JPEG-LS图像压缩后的16位数据,集成了有损和无损两种压缩方案,可通过顶层参数配置,选择有损压缩时还有1~7的7个有损压缩等级可配置,实用性和灵活性很高;一并提供了加速器的仿真源文件,可通过vivado或其他软件进行仿真,文章后面有详细的仿真教程;原创 2023-04-18 10:52:09 · 5289 阅读 · 0 评论 -
FPGA硬件png图片解码器,支持所有颜色类型解码,提供工程源码和技术支持
FPGA硬件png图片解码器,支持所有颜色类型解码,提供工程源码和技术支持png 是仅次于jpg的第二常见的图象压缩格式。png支持透明通道(A通道),支持无损压缩,支持索引RGB(基于调色板的有损压缩)。在色彩丰富的数码照片中,png只能获得1~4倍的压缩比。在人工合成图(例如平面设计)中,png能获得10倍以上的压缩比。本设计使用system verilog语言设计了一个png图片解码器,输入数据为8位的流式数据,输出数据为解码后的32位数据,其中高24位为RGB数据,低8位为透明度数据,实用性和原创 2023-04-10 09:37:35 · 2951 阅读 · 1 评论 -
FPGA实现MPEG2视频压缩 提供工程源码和技术支持
FPGA实现MPEG2视频压缩 提供工程源码和技术支持本设计使用system verilog语言设计了一个MPEG2视频压缩加速器,输入数据为YUV 444 原始像素,输出数据为端口宽度为 256 bit ,每周期可能输出 32 字节的完整 MPEG2 码流,集成了4种量化级别,越大则压缩率越高,但输出视频质量越差,可通过顶层参数配置,实用性和灵活性很高;一并提供了加速器的仿真源文件,可通过vivado或其他软件进行仿真,文章后面有详细的仿真教程和输出演示视频,请耐心看到最后;原创 2023-04-07 10:19:29 · 2247 阅读 · 2 评论 -
FPGA纯verilog代码实现H.264/AVC视频解码,提供工程源码和技术支持
本设计是一种verilog代码实现的低功耗H.264/AVC解码器(baseline ),硬件ASIC设计,不使用任何GPP/DSP等内核,完全有可综合的verilog代码实现,没有任何ip,可在Xilinx、Intel、国产FPGA间任意移植;本文详细描述了纯verilog实现设计方案,可直接项目移植,适用于在校学生做毕业设计、研究生项目开发,也适用于在职工程师做项目开发,可应用于医疗、军工等行业的视频解码领域;提供完整的、跑通的工程源码和技术支持;原创 2023-02-23 10:57:53 · 3549 阅读 · 0 评论 -
FPGA纯verilog代码实现jpg解码rgb并输出显示,提供工程源码和技术支持
步骤:1、百度下载一张jpg格式图片,用matlab等工具将jpg图片转为c语言数组;2、用vivado的sdk将c语言数组拷贝到zynq的ps端ddr3;3、用axi4主控制器从zynq的ps端ddr3中把jpg图像读到zynq的pl端fpga,并转为axis数据流;4、jpg图像的axis数据流进入jpg解码器模块,并解码转化为rgb数据,并生成场同步信号vs和数据有效信号de;5、用fdma方案将rgb数据写入ddr3做三帧缓存并读出;6、读出的rgb图像数据送hdmi显示模块输出显示器;原创 2022-10-23 10:18:25 · 5906 阅读 · 15 评论 -
FPGA实现JPEG解码为RGB输出,纯verilog代码编写,提供工程源码和技术支持
FPGA硬件jpg解码加速器分享 纯verilog代码实现 提供zynq工程源码和技术支持本设计使用zynq7100位平台,将jpg图片的c语言数组写入PS侧DDR3中缓存作为jpg解码器的输入,使用自研的AXI4控制器从DDR3中读取出jpg图片数据,并转换为AXIS数据流送入jpg解码器解码为rgb数据输出,至此,jpg解码实际已经完成,但为了输出显示验证解码的效果,再加上基于FDMA的图像缓存架构将jpg解码后的rgb数据输出显示器显示,可以直观的查看显示器的输出与原始jpg图片的差异,以验证我们设原创 2023-04-02 14:27:07 · 3299 阅读 · 0 评论