菜鸟FPGA以太网专题
文章平均质量分 97
分享FPGA以太网工程源码
9527华安
两年半FPGA练习生经验、6年FPGA项目开发经验,任职于军工、985高校、科研院所等机构;提供各种FPGA开发完整解决方案。。。
展开
-
Artix7系列FPGA实现SDI视频编解码+UDP以太网传输,基于GTP高速接口,提供工程源码和技术支持
Artix7系列FPGA实现SDI视频编解码+UDP以太网传输,基于GTP高速接口,提供工程源码和技术支持原创 2024-07-18 08:22:28 · 1203 阅读 · 0 评论 -
Zynq系列FPGA实现SDI视频编解码+UDP以太网传输,基于GTX高速接口,提供3套工程源码和技术支持
Zynq系列FPGA实现SDI视频编解码+UDP以太网传输,基于GTX高速接口,提供3套工程源码和技术支持原创 2024-07-05 08:33:38 · 1146 阅读 · 1 评论 -
FPGA无网络芯片实现TCP/IP协议栈,基于AXI 1G/2.5G Ethernet Subsystem方案,提供18套工程源码和技术支持
FPGA无网络芯片实现TCP/IP协议栈,基于AXI 1G/2.5G Ethernet Subsystem方案,提供18套工程源码和技术支持原创 2024-06-25 08:24:44 · 925 阅读 · 0 评论 -
FPGA无网络芯片实现千兆TCP/IP协议栈,基于1G/2.5G Ethernet PCS/PMA or SGMII方案,提供18套工程源码和技术支持
FPGA无网络芯片实现千兆TCP/IP协议栈,基于1G/2.5G Ethernet PCS/PMA or SGMII方案,提供18套工程源码和技术支持原创 2024-06-24 07:21:52 · 1080 阅读 · 0 评论 -
FPGA 高端项目:基于 SGMII 接口的 UDP 协议栈,提供2套工程源码和技术支持
FPGA 高端项目:基于 SGMII 接口的 UDP 协议栈,提供2套工程源码和技术支持本设计基于SGMII 接口的使用纯verilog实现的1G-UDP 协议栈实现1G-UDP回环通信测试,之所以只用到了数据回环模式,是因为本设计旨在为用户提供一个可任意移植修改的1G-UDP协议栈架构,用户可通过此架构任意创建自己的项目,自由度和开放性极强;基于市面上主流的、支持 SGMII 接口的PHY芯片,本博创建了2套vivado2022.2版本的工程源码,分别如下:原创 2024-01-10 09:01:16 · 3088 阅读 · 0 评论 -
FPGA UDP协议栈:基于88E1111,支持RGMII、GMII、SGMII三种模式,提供3套工程源码和技术支持
FPGA UDP协议栈:基于88E1111,支持RGMII、GMII、SGMII三种模式,提供3套工程源码和技术支持本设计基于88E1111使用纯verilog实现的1G-UDP 协议栈实现1G-UDP回环通信测试,之所以只用到了数据回环模式,是因为本设计旨在为用户提供一个可任意移植修改的1G-UDP协议栈架构,用户可通过此架构任意创建自己的项目,自由度和开放性极强;基于市面上88E1111占有率较高,且该PHY支持RGMII、GMII、SGMII三种模式,适应性极强的特点,本博创建了3套vivado20原创 2024-01-09 08:25:10 · 2971 阅读 · 0 评论 -
FPGA高端项目:纯verilog的 25G-UDP 高速协议栈,提供工程源码和技术支持
FPGA高端项目:纯verilog的 25G-UDP 高速协议栈,提供工程源码和技术支持本设计使用纯verilog实现的25G-UDP 高速协议栈实现25G-UDP回环通信测试,之所以只用到了数据回环模式,是因为本设计旨在为用户提供一个可任意移植修改的25G-UDP协议栈架构,用户可通过此架构任意创建自己的项目,自由度和开放性极强;基于市面上主流和占有率较高的FPGA器件,创建了1套工程源码,FPGA器件适用于Xilinx系列FPGA,开发工具适用于Xilinx的vivado,使用的FPGAGT高速资源为原创 2024-01-08 08:24:21 · 2377 阅读 · 0 评论 -
FPGA高端项目:纯verilog的 10G-UDP 高速协议栈,提供7套工程源码和技术支持
FPGA高端项目:纯verilog的 10G-UDP 高速协议栈,提供7套工程源码和技术支持本设计使用纯verilog实现的10G-UDP 高速协议栈实现10G-UDP回环通信测试,之所以只用到了数据回环模式,是因为本设计旨在为用户提供一个可任意移植修改的10G-UDP协议栈架构,用户可通过此架构任意创建自己的项目,自由度和开放性极强;基于市面上主流和占有率较高的FPGA器件,创建了7套工程源码,FPGA器件适用于Xilinx系列FPGA,开发工具适用于Xilinx的vivado,使用的FPGAGT高速资原创 2024-01-04 08:45:17 · 3471 阅读 · 0 评论 -
FPGA实现 TCP/IP 协议栈,千兆网客户端版本,纯VHDL代码编写,提供16套vivado工程源码和技术支持
FPGA实现 TCP/IP 协议栈 客户端版本 纯VHDL代码编写 提供16套vivado工程源码和技术支持原创 2023-12-18 09:01:08 · 3273 阅读 · 0 评论 -
FPGA解码MIPI视频:Xilinx Artix7-100T低端FPGA,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
Xilinx Artix7-100T低端FPGA解码MIPI视频,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持本设计基于Xilinx的 Artix7-100T低端FPGA开发板,采集OV5640摄像头的2Line MIPI视频,IOV5640摄像头配置为MIPI模式,引脚经过权电阻方案后接入FPGA的HS BANK的LVDS差分IO;调用Xilinx的MIPI CSI-2 RX Subsystem IP实现MIPI的D-PHY功能,该IP由Xilinx免费提供,将MI原创 2023-11-13 08:11:59 · 3006 阅读 · 0 评论 -
FPGA高端项目:图像缩放+GTX+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持
FPGA高端项目:图像缩放+GTX+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持本文使用Xilinx的Kintex7 FPGA的GTX资源和板载的B50610网络PHY做GTX aurora 8b/10b编解码 UDP网络视频传输实验;视频源有两种,分别对应开发板有没有HDMI输入接口的情况;一种是使用开发板自带的HDMI输入接口,我的板子HDMI输入采用IT6802芯片解码方案;如果你的开发板没有HDMI输入接口,或者你的开发板HDMI输入接口不是IT6802芯片解码,原创 2023-11-10 08:57:21 · 1493 阅读 · 0 评论 -
FPGA高端项目:图像采集+GTX+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持
FPGA高端项目:图像采集+GTX+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持本文使用Xilinx的Kintex7 FPGA的GTP资源和板载的B50610网络PHY做GTX aurora 8b/10b编解码 UDP网络视频传输实验,视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用廉价的OV5640摄像头模组;如果你得手里没有摄像头,或者你得开发板没有摄像头接口,则可使用代码内部生成的动态彩条模拟摄像头视频;视频源的选择通过代码顶层的define宏定义进行原创 2023-11-09 09:04:30 · 2111 阅读 · 0 评论 -
FPGA高端项目:图像缩放+GTP+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持
FPGA 图像缩放+GTP+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持本文使用Xilinx的Artix7 FPGA的GTP资源和板载的RTL8211网络PHY做GTP aurora 8b/10b编解码 UDP网络视频传输实验;视频源有两种,分别对应开发板有没有HDMI输入接口的情况;一种是使用开发板自带的HDMI输入接口,我的板子HDMI输入采用ADV7611芯片解码方案;如果你的开发板没有HDMI输入接口,或者你的开发板HDMI输入接口不是ADV7611芯片解码,则可原创 2023-11-06 08:14:22 · 1976 阅读 · 0 评论 -
FPGA高端项目:图像采集+GTP+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持
FPGA GTP+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持本文使用Xilinx的Artix7 FPGA的GTP资源和板载的RTL8211网络PHY做GTP aurora 8b/10b编解码 UDP网络视频传输实验,视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用廉价的OV5640摄像头模组;如果你得手里没有摄像头,或者你得开发板没有摄像头接口,则可使用代码内部生成的动态彩条模拟摄像头视频;视频源的选择通过代码顶层的define宏定义进行,上电默认使用ov原创 2023-11-03 09:28:19 · 3409 阅读 · 0 评论 -
紫光同创FPGA实现UDP协议栈网络视频传输,带录像和抓拍功能,基于YT8511和RTL8211,提供2套PDS工程源码和技术支持
紫光同创FPGA实现UDP协议栈网络视频传输,带录像和抓拍功能,基于YT8511和RTL8211,提供2套PDS工程源码和技术支持没玩过UDP或TCP都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。本文使用紫光同创的PGL22G-6MBG324 FPGA实现UDP协议栈络视频传输,该协议栈是带ping功能的,采用纯verilog代码实现,具备动态ARP、支持巨型帧、CRC32校验、占用逻辑资源很少、ping等功能;FPGA采集外部OV5640摄像头数据,OV5640摄像头原创 2023-10-16 09:19:01 · 843 阅读 · 0 评论 -
紫光同创FPGA实现UDP协议栈网络视频传输,基于YT8511和RTL8211,提供4套PDS工程源码和技术支持
紫光同创FPGA实现UDP协议栈网络视频传输,基于YT8511和RTL8211,提供4套PDS工程源码和技术支持没玩过UDP或TCP都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。本文使用紫光同创的PGL22G-6MBG324 FPGA实现UDP协议栈络视频传输,该协议栈是精简版,采用纯verilog代码实现,具备动态ARP、支持巨型帧、CRC32校验、占用逻辑资源很少等功能,但不具备ping功能;FPGA采集外部摄像头数据,然后对视频数据进行组包封装,以适应QT上位机的原创 2023-10-13 08:55:23 · 896 阅读 · 0 评论 -
紫光同创FPGA实现UDP协议栈带ping功能,基于YT8511和RTL8211,提供2套PDS工程源码和技术支持
紫光同创FPGA实现UDP协议栈带ping功能,基于YT8511和RTL8211,提供2套PDS工程源码和技术支持没玩过UDP或TCP都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。本文使用紫光同创的PGL22G-6MBG324 FPGAUDP协议栈,该协议栈是增强版版,采用纯verilog代码实现,具备动态ARP、支持巨型帧、CRC32校验、占用逻辑资源很少、带ping功能等特性;为了验证该UDP协议栈,提供仿真代码,为了上板调试,设计了一个数据回环工程,上电后,FPG原创 2023-10-12 09:14:03 · 1572 阅读 · 0 评论 -
紫光同创FPGA实现UDP协议栈精简版,基于YT8511和RTL8211,提供2套PDS工程源码和技术支持
紫光同创FPGA实现UDP协议栈精简版,基于YT8511和RTL8211,提供2套PDS工程源码和技术支持没玩过UDP或TCP都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。本文使用紫光同创的PGL22G-6MBG324 FPGAUDP协议栈,该协议栈是精简版,采用纯verilog代码实现,具备动态ARP、支持巨型帧、CRC32校验、占用逻辑资源很少等功能,但不具备ping功能;为了验证该UDP协议栈,提供仿真代码,为了上板调试,设计了一个数据回环工程,在PC端使用网络调原创 2023-10-11 08:57:23 · 958 阅读 · 0 评论 -
FPGA 图像缩放 1G/2.5G Ethernet PCS/PMA or SGMII实现 UDP 网络视频传输,提供工程和QT上位机源码加技术支持
FPGA 图像缩放 1G/2.5G Ethernet PCS/PMA or SGMII实现 UDP 网络视频传输,提供工程和QT上位机源码加技术支持本文使用Xilinx的Artix7 FPGA基于1G/2.5G Ethernet PCS/PMA or SGMII实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源);另一种是如果你的手里没有摄像头,或者你的开发板没HDMI输入接口,则可使用代码内原创 2023-10-18 09:15:20 · 2623 阅读 · 0 评论 -
FPGA基于1G/2.5G Ethernet PCS/PMA or SGMII实现 UDP 网络视频传输,提供工程和QT上位机源码加技术支持
FPGA基于1G/2.5G Ethernet PCS/PMA or SGMII实现 UDP 网络视频传输,提供工程和QT上位机源码加技术支持本文使用Xilinx的Artix7 FPGA基于1G/2.5G Ethernet PCS/PMA or SGMII实现千兆网UDP视频传输,视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用廉价的OV5640摄像头模组;另一种是如果你的手里没有摄像头,或者你的开发板没摄像头输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的原创 2023-10-17 08:39:06 · 2195 阅读 · 0 评论 -
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于RTL8211 PHY实现,提供工程和QT上位机源码加技术支持
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于RTL8211 PHY实现,提供工程和QT上位机源码加技术支持本文使用Xilinx的Artix7 FPGA基于RTL8211 网络PHY芯片实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源);另一种是如果你的手里没有摄像头,或者你的开发板没HDMI输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`defi原创 2023-09-26 09:18:48 · 2242 阅读 · 0 评论 -
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于88E1518 PHY实现,提供工程和QT上位机源码加技术支持
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于88E1518 PHY实现,提供工程和QT上位机源码加技术支持本文使用Xilinx的Kintex7 FPGA基于88E1518 网络PHY芯片实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源);另一种是如果你的手里没有摄像头,或者你的开发板没HDMI输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`def原创 2023-09-22 08:53:16 · 628 阅读 · 0 评论 -
FPGA千兆网 UDP 网络视频传输,基于RTL8211 PHY实现,提供工程和QT上位机源码加技术支持
FPGA千兆网 UDP 网络视频传输,基于RTL8211 PHY实现,提供工程和QT上位机源码加技术支持本文使用Xilinx的Artix7 FPGA基于RTL8211 网络PHY芯片实现千兆网UDP视频传输,视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用廉价的OV5640摄像头模组;另一种是如果你的手里没有摄像头,或者你的开发板没摄像头输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`define宏定义进行,上电默认选择OV5640摄像头模组作为视频输入原创 2023-09-25 08:21:15 · 1131 阅读 · 0 评论 -
FPGA千兆网 UDP 网络视频传输,基于88E1518 PHY实现,提供工程和QT上位机源码加技术支持
FPGA千兆网 UDP 网络视频传输,基于88E1518 PHY实现,提供工程和QT上位机源码加技术支持本文使用Xilinx的Kintex7 FPGA基于88E1518 网络PHY芯片实现千兆网UDP视频传输,视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用廉价的OV5640摄像头模组;另一种是如果你的手里没有摄像头,或者你的开发板没摄像头输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`define宏定义进行,上电默认选择OV5640摄像头模组作为视频输入原创 2023-09-21 09:18:45 · 1010 阅读 · 0 评论 -
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于B50610 PHY实现,提供工程和QT上位机源码加技术支持
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于B50610 PHY实现,提供工程和QT上位机源码加技术支持本文使用Xilinx的Kintex7 FPGA基于B50610网络PHY芯片实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源);另一种是如果你的手里没有摄像头,或者你的开发板没HDMI输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`defin原创 2023-09-20 09:06:53 · 1076 阅读 · 0 评论 -
FPGA实现10G万兆网TCP/IP 协议栈,服务器版本,纯VHDL代码编写 提供6套vivado工程源码和技术支持
FPGA实现10G万兆网TCP/IP 协议栈,纯VHDL代码编写,提供服务器和客户端2套工程源码和技术支持原创 2023-08-23 08:58:29 · 4681 阅读 · 0 评论 -
FPGA实现 NIC 100G 网卡,GTY+100G Ethernet Subsystem架构,纯verilog代码实现,提供2套工程源码和技术支持
FPGA实现NIC 100G UDP协议栈网卡,UltraScale+ 100G Ethernet Subsystem驱动,提供工程源码和技术支持本设计是一个100G速率的网卡,Xilinx Kintex UltraScale+ XCKU3P调用UltraScale+ Integrated Block (PCIE4) for PCI Express IP核实现FPGA网卡与电脑主机的数据交互,PCIE配有纯verilog编写的DMA控制器实现PCIE数据的搬运工作;调用4路UltraScale FPGAs原创 2023-08-03 10:31:37 · 3006 阅读 · 0 评论 -
FPGA实现 NIC 10G 网卡,纯verilog代码编写,提供3套工程源码和技术支持
FPGA实现NIC 10G UDP协议栈网卡,纯verilog代码编写,提供工程源码和技术支持本设计是一个10G速率的网卡,Xilinx Virtex-7 xc7vx690t调用Virtex-7 FPGA Gen3 Integrated Block for PCI Express IP核实现FPGA网卡与电脑主机的数据交互,PCIE配有纯verilog编写的DMA控制器实现PCIE数据的搬运工作;调用10G Ethernet PCS/PMA (10GBASE-R/KR) GTH资源实现FPGA网卡与其他网原创 2023-07-31 08:13:39 · 4240 阅读 · 0 评论 -
FPGA实现 NIC 25G 网卡,纯verilog代码编写,提供5套工程源码和技术支持
FPGA实现25G UDP协议栈网卡,纯verilog代码编写,提供工程源码和技术支持本设计使用纯verilog实现的UDP协议栈实现UDP回环通信测试,Xilinx Kintex UltraScale+ XCKU3P调用UltraScale+ Integrated Block (PCIE4) for PCI Express IP核实现FPGA网卡与电脑主机的数据交互,PCIE配有纯verilog编写的DMA控制器实现PCIE数据的搬运工作;调用UltraScale FPGAs Transceivers原创 2023-08-02 08:49:39 · 1415 阅读 · 0 评论 -
FPGA纯verilog实现10G UDP协议栈,XGMII接口UltraScale GTY驱动,提供工程源码和技术支持
FPGA纯verilog实现10G UDP协议栈,XGMII接口UltraScale GTY驱动,提供工程源码和技术支持本设计使用纯verilog实现的UDP协议栈实现UDP回环通信测试,Xilinx Kintex UltraScale+ XCKU3P调用UltraScale FPGAs Transceivers Wizard GTY资源实现XGMII的MAC功能,纯verilog代码实现XGMII接口与GTY对接,最后UDP数据通过SFP光口实现数据收发;UDP协议栈与MAC的交互接口为XGMII,速原创 2023-07-10 09:14:56 · 1675 阅读 · 0 评论 -
FPGA纯verilog实现UDP协议栈,GMII接口驱动88E1111,提供工程源码和技术支持
FPGA纯verilog实现UDP协议栈,88E1111 GMII接口,提供工程源码和技术支持本设计使用纯verilog实现的UDP协议栈实现UDP回环通信测试,FPGA驱动88E1111 网络变压器实现数据收发,UDP协议栈与PHY的交互接口为GMII,速率最高为1G,UDP协议栈的用户接口为AXIS,使得用户无需关心复杂的UDP协议而只需关心简单的用户接口时序即可操作UDP收发,将AXIS数据接口做简单的回环处理,即可完成自发自收的功能,并在电脑端使用网络调试助手进行UDP收发验证;原创 2023-07-06 09:08:00 · 2576 阅读 · 0 评论 -
FPGA纯verilog实现UDP协议栈,sgmii接口SFP光口收发,提供工程源码和技术支持
FPGA纯verilog实现UDP协议栈,sgmii接口SFP光口收发,提供工程源码和技术支持本设计使用纯verilog实现的UDP协议栈实现UDP回环通信测试,UDP协议栈输出没有使用外挂的网络PHY,而是调用Xilinx的1G/2.5G Ethernet PCS/PMA or SGMII IP核实现了网络PHY的功能,速率,速率固定为为1G,该IP配置为SGMII输出接口,通过SFP光口实现UDP数据收发功能;UDP协议栈的用户接口为AXIS,使得用户无需关心复杂的UDP协议而只需关心简单的用户接口时原创 2023-07-07 08:48:47 · 2784 阅读 · 0 评论 -
FPGA高端项目:纯verilog的 UDP 协议栈,提供11套工程源码和技术支持
FPGA高端项目:纯verilog的 UDP 协议栈,提供11套工程源码和技术支持原创 2023-07-05 08:43:00 · 3373 阅读 · 0 评论 -
FPGA实现 TCP/IP 协议栈,千兆网服务器版本,纯VHDL代码编写,提供16套vivado工程源码和技术支持
FPGA实现 TCP/IP 协议栈 千兆网服务器版本 纯VHDL代码编写 提供16套vivado工程源码和技术支持原创 2023-07-04 08:28:04 · 5990 阅读 · 0 评论 -
FPGA基于10G/25G Ethernet Subsystem的10G UDP网络通信,提供4套工程源码和技术支持
FPGA基于10G/25G Ethernet Subsystem的10G UDP网络通信,提供4套工程源码和技术支持原创 2023-06-01 08:49:40 · 2925 阅读 · 0 评论 -
FPGA基于10G Ethernet PCS/PMA的10G UDP网络通信,XGMII接口64bit,提供2套工程源码和技术支持
FPGA基于10G Ethernet PCS/PMA的10G UDP网络通信,XGMII接口64bit,提供2套工程源码和技术支持原创 2023-05-31 08:46:35 · 2351 阅读 · 0 评论 -
FPGA基于10G/25G Ethernet Subsystem的10G UDP网络通信,支持巨型帧,提供4套工程源码和技术支持
FPGA基于10G/25G Ethernet Subsystem的10G UDP网络通信,支持巨型帧,提供4套工程源码和技术支持原创 2023-05-30 08:41:00 · 3908 阅读 · 0 评论 -
FPGA基于AXI 1G/2.5G Ethernet Subsystem实现UDP以太网通信,提供21套工程源码和技术支持
FPGA基于AXI 1G/2.5G Ethernet Subsystem实现千兆UDP通信 提供工程源码和技术支持本设计调用Xilinx的AXI 1G/2.5G Ethernet Subsystem IP,使用硬件语言编写的UDP协议栈实现UDP通信的MAC层设计,调用Xilinx官方的AXI 1G/2.5G Ethernet Subsystem IP核实现了网络变压器的功能,从而实现无需外挂网络芯片即可实现UDP通信的方案;UDP协议栈已封装为FIFO接口,使得用户无需关心复杂的UDP协议而只需关心简单原创 2023-05-29 09:18:37 · 3109 阅读 · 0 评论 -
FPGA基于10G Ethernet Subsystem的10G UDP网络通信,支持巨型帧,提供8套工程源码和技术支持
FPGA基于10G Ethernet Subsystem的10G UDP网络通信,支持巨型帧,提供8套工程源码和技术支持原创 2023-04-26 08:53:48 · 5300 阅读 · 0 评论 -
FPGA基于10G Ethernet Subsystem的10G UDP网络通信,提供8套工程源码和技术支持
FPGA基于SFP光口实现10G万兆网UDP通信 10G Ethernet Subsystem替代网络PHY芯片 提供工程源码和技术支持原创 2023-04-19 08:57:14 · 4543 阅读 · 0 评论