qq_41667729的博客

Xilinx系列FPGA纯VHDL代码解码MIPI视频+OSD动态字符叠加，基于OV5640摄像头实现，提供1套工程源码和技术支持

FPGA高端项目：FPGA解码MIPI视频+图像缩放+视频拼接，基于MIPI CSI-2 RX Subsystem架构实现，提供4套工程源码和技术支持

FPGA高端项目：FPGA解码MIPI视频+图像缩放，基于MIPI CSI-2 RX Subsystem架构实现，提供8套工程源码和技术支持

FPGA高端项目：解码索尼IMX327 MIPI相机+图像缩放+2路视频融合叠加，提供开发板+工程源码+技术支持

FPGA高端项目：解码索尼IMX327 MIPI相机+图像缩放+视频拼接+HDMI输出，提供开发板+工程源码+技术支持

FPGA高端项目：解码索尼IMX327 MIPI相机+图像缩放+HDMI输出，提供开发板+工程源码+技术支持

FPGA高端项目：解码索尼IMX390 MIPI相机转HDMI输出，提供FPGA开发板+2套工程源码+技术支持

FPGA高端项目：解码索尼IMX327 MIPI相机转HDMI输出，提供FPGA开发板+2套工程源码+技术支持

FPGA高端项目：解码索尼IMX327 MIPI相机转USB3.0 UVC 输出，提供FPGA开发板+2套工程源码+技术支持

FPGA高端图像处理开发板：鲲叔1号，寄托了未来的一块开发板

Xilinx Artix7-35T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

Xilinx Zynq UltraScale系列高端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持本设计基于Xilinx的 zynq UltraScale系列高端FPGA开发板，采集OV5640摄像头的2Line MIPI视频，OV5640摄像头配置为MIPI模式，引脚经过权电阻方案后接入FPGA的HP BANK的LVDS差分IO；调用Xilinx的MIPI CSI-2 RX Subsystem IP实现MIPI的D-PHY功能，该IP由X

Xilinx Zynq 7000系列中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持本设计基于Xilinx的 zynq 7000系列中端FPGA开发板，采集OV5640摄像头的2Line MIPI视频，OV5640摄像头配置为MIPI模式，引脚经过权电阻方案后接入FPGA的HS BANK的LVDS差分IO；调用Xilinx的MIPI CSI-2 RX Subsystem IP实现MIPI的D-PHY功能，该IP由Xilinx免费提供，将M

Xilinx Kintex7中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

Xilinx Artix7-100T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持本设计基于Xilinx的 Artix7-100T低端FPGA开发板，采集OV5640摄像头的2Line MIPI视频，IOV5640摄像头配置为MIPI模式，引脚经过权电阻方案后接入FPGA的HS BANK的LVDS差分IO；调用Xilinx的MIPI CSI-2 RX Subsystem IP实现MIPI的D-PHY功能，该IP由Xilinx免费提供，将MI

Zynq UltraScale+ XCZU15EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持本设计基于Xilinx的Zynq UltraScale+ XCZU15EG 开发板，采集2路IMX214 摄像头的4Line MIPI视频，IMX214 摄像头引脚接Zynq UltraScale+ XCZU15EG 的LVDS BANK，经过MC20901芯片将IMX214 的MIPI信号转换为LVDS信号输出给FPGA，然后CSI2 RX模块输出Baye

Zynq UltraScale+ XCZU9EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持本设计基于Xilinx的Zynq UltraScale+ XCZU9EG 开发板，采集2路IMX214 摄像头的4Line MIPI视频，IMX214 摄像头引脚接Zynq UltraScale+ XCZU9EG 的LVDS BANK，经过MC20901芯片将IMX214 的MIPI信号转换为LVDS信号输出给FPGA，然后CSI2 RX模块输出Bayer视频

Zynq UltraScale+ XCZU7EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持本设计基于Xilinx的Zynq UltraScale+ XCZU7EV 开发板，采集2路IMX214 摄像头的4Line MIPI视频，IMX214 摄像头引脚接Zynq UltraScale+ XCZU7EV 的LVDS BANK，经过MC20901芯片将IMX214 的MIPI信号转换为LVDS信号输出给FPGA，然后CSI2 RX模块输出Bayer视频

Zynq UltraScale+ XCZU5EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持本设计基于Xilinx的Zynq UltraScale+ XCZU5EV 开发板，采集2路IMX214 摄像头的4Line MIPI视频，IMX214 摄像头引脚接Zynq UltraScale+ XCZU5EV 的LVDS BANK，经过MC20901芯片将IMX214 的MIPI信号转换为LVDS信号输出给FPGA，然后CSI2 RX模块输出Bayer视频

Zynq UltraScale+ XCZU4EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持本设计基于Xilinx的Zynq UltraScale+ XCZU4EV 开发板，采集2路IMX214 摄像头的4Line MIPI视频，IMX214 摄像头引脚接Zynq UltraScale+ XCZU4EV 的LVDS BANK，经过MC20901芯片将IMX214 的MIPI信号转换为LVDS信号输出给FPGA，然后CSI2 RX模块输出Bayer视频

Zynq UltraScale+ XCZU3EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持本设计基于Xilinx的Zynq UltraScale+ XCZU3EG开发板，采集2路IMX214 摄像头的4Line MIPI视频，IMX214 摄像头引脚接Zynq UltraScale+ XCZU3EG的LVDS BANK，经过MC20901芯片将IMX214 的MIPI信号转换为LVDS信号输出给FPGA，然后CSI2 RX模块输出Bayer视频，再

FPGA 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持本设计基于Xilinx的Kintex7开发板，采集2路IMX214 摄像头的4Line MIPI视频，IMX214 摄像头引脚接Kintex7的LVDS BANK，经过MC20901芯片将IMX214 的MIPI信号转换为LVDS信号输出给FPGA，然后CSI2 RX模块输出Bayer视频，再经过Bayer转RGB模块输出RGB视频，再经伽马矫正模块增强图像质量，然后调用2个Xilinx官方的Vid

Xilinx系列FPGA纯VHDL代码解码MIPI视频+图像缩放，基于OV5640摄像头实现，提供3套工程源码和技术支持

Xilinx系列FPGA纯VHDL代码解码MIPI视频+图像缩放+视频拼接，基于OV5640摄像头实现，提供5套工程源码和技术支持

Xilinx系列FPGA纯VHDL代码解码MIPI视频，基于OV5640摄像头实现，提供3套工程源码和技术支持

Lattice FPGA解码MIPI视频，IMX219摄像头4Line 1080P采集USB3.0输出，提供工程源码硬件原理图PCB和技术支持本设计基于Lattice的LCMXO3LF-6900C-5BG256C开发板，采集IMX219摄像头的1080P 4Line MIPI视频，IMX219摄像头是专门的摄像头转接板，提供该转接板的原理图和PCB源文件，可以用Altium Designer系列软件打开，甚至可以直接打板批量生产，Lattice FPGA自带MIPI解码源语，直接调用即可完成MIPI解码

FPGA解码 4K MIPI 视频自定义IP版 纯vhdl实现 CSI2 RX 采集OV13850 提供工程源码和技术支持本设计基于Xilinx的Kintex7开发板，采集OV13850摄像头的4K 4Line MIPI视频，OV13850摄像头引脚接Kintex7的 BANK16 LVDS_25 差分引脚，经过纯vhdl实现的 CSI2 RX模块输出Bayer视频，再经过Bayer转RGB模块输出RGB视频，再经过图像增强模块增强图像质量，这里主要用到了白平衡，然后将图像送入DDR3中做三帧缓存后读出

FPGA解码 MIPI 视频 OV4689采集 4line 2.7K分辨率 提供工程源码和技术支持本设计基于Xilinx的Kintex7开发板，采集OV4689摄像头的2.7K 4Line MIPI视频，OV4689摄像头引脚接Kintex7的 BANK16 LVDS_25 差分引脚，经过纯vhdl实现的 CSI2 RX模块输出Bayer视频，再经过Bayer转RGB模块输出RGB视频，再经过图像增强模块增强图像质量，这里主要用到了白平衡，然后将图像送入DDR3中做三帧缓存后读出，由于我这里没有支持2.

FPGA解码MIPI视频 OV5647 2line CSI2 720P分辨率采集 提供工程源码和技术支持本设计基于Xilinx的Kintex7开发板，采集OV5647 摄像头的720P 2Line MIPI视频，OV5647 摄像头引脚接Kintex7的 BANK16 LVDS_25 差分引脚，经过纯vhdl实现的 CSI2 RX模块输出AXIS视频流，再将bayer数据转RGB，再经过FDMA将图像送入DDR3中做三帧缓存后读出，最后经HDMI发送模块输出显示器；

FPGA解码 4K MIPI 视频 纯vhdl实现 CSI2 RX 采集OV13850，提供工程源码和技术支持本设计基于Xilinx的Kintex7开发板，采集OV13850摄像头的4K 4Line MIPI视频，OV13850摄像头引脚接Kintex7的 BANK16 LVDS_25 差分引脚，经过纯vhdl实现的 CSI2 RX模块输出Bayer视频，再经过Bayer转RGB模块输出RGB视频，再经过图像增强模块增强图像质量，这里主要用到了白平衡，然后将图像送入DDR3中做三帧缓存后读出，由于我这里

FPGA解码4line MIPI视频 IMX291/IMX290摄像头采集 提供工程源码和技术支持FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码难度之高，令无数英雄竞折腰，以至于Xilinx官方不得不推出专用的IP核供开发者使用，不然太高端的操作直接吓退一大批FPGA开发者，就没人玩儿了。本文详细描述了设计方案，工程代码编译通过后上板调试验证，可直接项目移植，适用于在校学生做毕业设计、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像

Zynq UltraScale系列使用MIPI CSI-2 RX Subsystem 解码MIPI视频PD输出 提供2套工程源码和技术支持本设计采用OV5640摄像头MIPI模式作为输入，分辨率为1280x720@60Hz，MIPI解码方案采用Xilinx官方提供的MIPI CSI-2 RX Subsystem IP解码MIPI视频，通过DP接口输出视频。