![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA图像缩放
文章平均质量分 97
FPGA图像缩放
9527华安
两年半FPGA练习生经验、6年FPGA项目开发经验,任职于军工、985高校、科研院所等机构;提供各种FPGA开发完整解决方案。。。
展开
-
Artix7系列FPGA实现SDI相机编码输出,基于GTP高速接口,提供4套工程源码和技术支持
Artix7系列FPGA实现SDI相机编码输出,基于GTP高速接口,提供4套工程源码和技术支持原创 2024-07-24 08:33:14 · 553 阅读 · 0 评论 -
Artix7系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接,基于GTP高速接口,提供4套工程源码和技术支持
Artix7系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接,基于GTP高速接口,提供4套工程源码和技术支持原创 2024-07-23 08:19:53 · 1032 阅读 · 0 评论 -
Artix7系列FPGA实现SDI视频编解码+UDP以太网传输,基于GTP高速接口,提供工程源码和技术支持
Artix7系列FPGA实现SDI视频编解码+UDP以太网传输,基于GTP高速接口,提供工程源码和技术支持原创 2024-07-18 08:22:28 · 969 阅读 · 0 评论 -
Artix7系列FPGA实现SDI视频编解码+图像缩放,基于GTP高速接口,提供2套工程源码和技术支持
Artix7系列FPGA实现SDI视频编解码+图像缩放,基于GTP高速接口,提供2套工程源码和技术支持原创 2024-07-17 08:20:23 · 605 阅读 · 0 评论 -
Zynq系列FPGA实现SDI相机编码输出,基于GTX高速接口,提供6套工程源码和技术支持
Zynq系列FPGA实现SDI相机编码输出,基于GTX高速接口,提供6套工程源码和技术支持原创 2024-07-12 08:37:03 · 880 阅读 · 0 评论 -
Zynq系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接,基于GTX高速接口,提供8套工程源码和技术支持
Zynq系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接,基于GTX高速接口,提供8套工程源码和技术支持原创 2024-07-09 08:24:26 · 1337 阅读 · 0 评论 -
Zynq系列FPGA实现SDI视频编解码+UDP以太网传输,基于GTX高速接口,提供3套工程源码和技术支持
Zynq系列FPGA实现SDI视频编解码+UDP以太网传输,基于GTX高速接口,提供3套工程源码和技术支持原创 2024-07-05 08:33:38 · 922 阅读 · 1 评论 -
Zynq系列FPGA实现SDI视频编解码+图像缩放,基于GTX高速接口,提供4套工程源码和技术支持
Zynq系列FPGA实现SDI视频编解码+图像缩放,基于GTX高速接口,提供4套工程源码和技术支持原创 2024-07-03 08:37:53 · 1044 阅读 · 0 评论 -
Xilinx系列FPGA实现4K视频缩放,基于Video Processing Subsystem实现,提供4套工程源码和技术支持
Xilinx系列FPGA实现4K视频缩放,基于Video Processing Subsystem实现,提供4套工程源码和技术支持原创 2024-06-26 08:20:32 · 1008 阅读 · 0 评论 -
Xilinx系列FPGA纯VHDL代码解码MIPI视频+图像缩放,基于OV5640摄像头实现,提供3套工程源码和技术支持
Xilinx系列FPGA纯VHDL代码解码MIPI视频+图像缩放,基于OV5640摄像头实现,提供3套工程源码和技术支持原创 2023-09-13 09:04:25 · 979 阅读 · 0 评论 -
FPGA高端项目:FPGA解码MIPI视频+图像缩放+视频拼接,基于MIPI CSI-2 RX Subsystem架构实现,提供4套工程源码和技术支持
FPGA高端项目:FPGA解码MIPI视频+图像缩放+视频拼接,基于MIPI CSI-2 RX Subsystem架构实现,提供4套工程源码和技术支持原创 2024-05-31 09:04:34 · 1456 阅读 · 0 评论 -
FPGA高端项目:FPGA解码MIPI视频+图像缩放,基于MIPI CSI-2 RX Subsystem架构实现,提供8套工程源码和技术支持
FPGA高端项目:FPGA解码MIPI视频+图像缩放,基于MIPI CSI-2 RX Subsystem架构实现,提供8套工程源码和技术支持原创 2024-05-27 08:04:36 · 1479 阅读 · 0 评论 -
FPGA高端项目:解码索尼IMX327 MIPI相机+图像缩放+视频拼接+HDMI输出,提供开发板+工程源码+技术支持
FPGA高端项目:解码索尼IMX327 MIPI相机+图像缩放+视频拼接+HDMI输出,提供开发板+工程源码+技术支持原创 2024-04-02 09:16:28 · 2137 阅读 · 0 评论 -
FPGA高端项目:解码索尼IMX327 MIPI相机+图像缩放+HDMI输出,提供开发板+工程源码+技术支持
FPGA高端项目:解码索尼IMX327 MIPI相机+图像缩放+HDMI输出,提供开发板+工程源码+技术支持原创 2024-04-01 08:13:35 · 1784 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+HLS图像缩放+多路视频拼接,提供4套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+HLS图像缩放+多路视频拼接,提供4套工程源码和技术支持原创 2024-03-14 08:26:53 · 1585 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+纯verilog图像缩放+多路视频拼接,提供8套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+纯verilog图像缩放+多路视频拼接,提供8套工程源码和技术支持原创 2024-03-13 08:33:24 · 1624 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+图像缩放,提供3套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频接收发送+图像缩放,提供3套工程源码和技术支持原创 2024-03-12 08:27:52 · 1428 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971的SDI视频接收+HLS图像缩放+多路视频拼接,提供4套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971的SDI视频接收+HLS图像缩放+多路视频拼接,提供4套工程源码和技术支持原创 2024-03-05 08:27:06 · 1652 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971的SDI视频接收+纯verilog图像缩放+多路视频拼接,提供8套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971的SDI视频接收+纯verilog图像缩放+多路视频拼接,提供8套工程源码和技术支持原创 2024-03-04 08:02:39 · 1714 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971的SDI视频接收+图像缩放,提供3套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971的SDI视频接收+图像缩放+转HDMI输出,提供3套工程源码和技术支持原创 2024-02-29 08:18:31 · 1977 阅读 · 0 评论 -
FPGA高端项目:FPGA实现多路视频图像缩放+视频拼接+SDI视频编码输出工程解决方案,提供8套工程源码和技术支持
FPGA高端项目:FPGA实现多路视频图像缩放+视频拼接+SDI视频编码输出工程解决方案,提供8套工程源码和技术支持原创 2024-02-27 08:38:43 · 2274 阅读 · 0 评论 -
FPGA高端项目:FPGA实现SDI相机视频编码输出 工程解决方案,提供10套工程源码和技术支持
FPGA高端项目:FPGA实现SDI相机视频编码输出 工程解决方案,提供10套工程源码和技术支持原创 2023-03-05 15:11:18 · 3807 阅读 · 0 评论 -
FPGA高端项目:FPGA实现SDI视频编解码+图像缩放+UDP视频网络传输 工程解决方案,提供工程源码和技术支持
FPGA高端项目:FPGA实现SDI视频编解码+图像缩放+UDP视频网络传输 工程解决方案,提供3套工程源码和技术支持原创 2022-11-08 17:07:11 · 3464 阅读 · 0 评论 -
FPGA高端项目:FPGA实现SDI视频编解码工程解决方案,提供3套工程源码和技术支持
FPGA高端项目:FPGA实现SDI视频编解码工程解决方案,提供3套工程源码和技术支持原创 2023-02-26 18:33:16 · 7623 阅读 · 1 评论 -
FPGA高端项目:Xilinx Zynq7020系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
FPGA高端项目:Xilinx Zynq7020系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持原创 2024-02-01 08:47:46 · 2471 阅读 · 0 评论 -
FPGA高端项目:Xilinx Artix7系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
FPGA高端项目:Xilinx Artix7系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持原创 2024-01-31 08:28:30 · 1674 阅读 · 0 评论 -
FPGA高端项目:Xilinx Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持
FPGA高端项目:Xilinx Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持原创 2024-01-22 09:21:38 · 2119 阅读 · 0 评论 -
FPGA高端项目:Xilinx Artix7 系列FPGA纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持
FPGA高端项目:Xilinx Artix7 系列FPGA纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持原创 2024-01-19 08:29:00 · 2033 阅读 · 0 评论 -
Xilinx Zynq-7000系列FPGA多路视频处理:图像缩放+视频拼接显示,提供工程源码和技术支持
Xilinx Zynq-7000系列FPGA多路视频处理:图像缩放+视频拼接显示,提供工程源码和技术支持本文使用Xilinx Zynq7000系列FPGA Zynq7020实现HLS图像缩放+视频拼接,输入视频源采用OV5640摄像头模组;调用Zynq软核的片内i2c控制器将OV5640配置为1280x720@30Hz分辨率;然后调用两路自定义IP采集OV5640摄像头视频DVP转RGB888,这里的两路输入均来自同一个OV5640,即用一路来模拟两路输入;然后调用两路Xilinx官方的Video In原创 2023-11-28 15:56:32 · 2794 阅读 · 0 评论 -
Zynq-7000系列FPGA使用 Video Processing Subsystem 实现图像缩放,提供工程源码和技术支持
Zynq-7000系列FPGA使用Video Processing Subsystem实现图像缩放,提供工程源码和技术支持本文使用Xilinx Zynq7000系列FPGA Zynq7020实现Video Processing Subsystem图像缩放,输入视频源采用OV5640摄像头模组;FPGA采集OV5640摄像头视频DVP转RGB888,调用Zynq软核的片内i2c控制器将OV5640配置为1280x720@30Hz分辨率;然后调用Xilinx官方的Video In to AXI4-Stream原创 2023-11-23 08:44:17 · 2408 阅读 · 0 评论 -
Xilinx Zynq-7000系列FPGA任意尺寸图像缩放,提供两套工程源码和技术支持
Xilinx Zynq7000系列FPGA任意尺寸图像缩放,提供两套工程源码和技术支持本文使用Xilinx Zynq7000系列FPGA Zynq7020实现HLS图像缩放,输入视频源采用OV5640摄像头模组;FPGA采集OV5640摄像头视频DVP转RGB888,调用Zynq软核的片内i2c控制器将OV5640配置为1280x720@30Hz分辨率;然后调用Xilinx官方的Video In to AXI4-Stream IP核将RGB视频流转换为AXI4-Stream视频流;添加自定义的HLS图像缩原创 2023-11-22 08:32:43 · 2235 阅读 · 0 评论 -
FPGA高端项目:国产高云系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持
国产高云FPGA:纯verilog实现视频图像缩放,提供6套GOWIN工程源码和技术支持本文使用国产高云GW2A-LV18PG484C7/I6型号的FPGA做纯verilog实现视频图像缩放,视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用廉价的OV5640摄像头;如果你手里没有OV5640摄像头或者FPGA开发板没有摄像头输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`define宏定义进行选择,上电默认选择OV5640摄像头作为输入源;FPGA首先使用原创 2023-11-20 07:37:05 · 2221 阅读 · 0 评论 -
FPGA高端项目:图像缩放+GTX+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持
FPGA高端项目:图像缩放+GTX+UDP架构,高速接口以太网视频传输,提供2套工程源码加QT上位机源码和技术支持本文使用Xilinx的Kintex7 FPGA的GTX资源和板载的B50610网络PHY做GTX aurora 8b/10b编解码 UDP网络视频传输实验;视频源有两种,分别对应开发板有没有HDMI输入接口的情况;一种是使用开发板自带的HDMI输入接口,我的板子HDMI输入采用IT6802芯片解码方案;如果你的开发板没有HDMI输入接口,或者你的开发板HDMI输入接口不是IT6802芯片解码,原创 2023-11-10 08:57:21 · 1390 阅读 · 0 评论 -
FPGA高端项目:国产紫光同创FPGA 多路视频缩放拼接 工程解决方案 提供PDS工程源码和技术支持
紫光同创FPGA 多路视频处理:图像缩放+视频拼接显示,OV7725采集,提供PDS工程源码和技术支持没玩过图像缩放和视频拼接都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。本文使用紫光同创的PGL22G-6MBG324 FPGA实现图像缩放多路视频拼接方案;视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用廉价的OV7725摄像头模组;如果你得手里没有摄像头,或者你得开发板没有摄像头接口,则可使用代码内部生成的动态彩条模拟摄像头视频;视频源的选择通过代码顶层原创 2023-10-10 10:00:59 · 2984 阅读 · 0 评论 -
FPGA高端项目:紫光同创系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持
紫光同创FPGA纯verilog代码实现图像缩放,两种插值算法任意尺寸缩放,提供3套PDS工程源码本设计提供3套Pango Design Suite 2021.4版本的工程源码,工程1默认采集OV7725摄像头,输入分辨率为640x480@60Hz,经过图像缩放模块但不做缩放处理,相当于缩放系数为1,输出分辨率依然为640x480@60Hz,目的是为另外2套缩放工程做参考对比;工程2默认采集OV7725摄像头,输入分辨率为640x480@60Hz,经过图像缩放模块做缩小操作,缩小后的输出分辨率为600x4原创 2023-10-07 08:55:41 · 2770 阅读 · 0 评论 -
FPGA高端项目:Xilinx Kintex7系列FPGA 多路视频缩放拼接 工程解决方案 HDMI版本 提供4套工程源码+技术支持
FPGA高端项目:Xilinx Kintex7系列FPGA 多路视频缩放拼接 工程解决方案 HDMI版本 提供4套工程源码+技术支持原创 2023-09-27 10:17:56 · 2407 阅读 · 0 评论 -
FPGA 图像缩放 1G/2.5G Ethernet PCS/PMA or SGMII实现 UDP 网络视频传输,提供工程和QT上位机源码加技术支持
FPGA 图像缩放 1G/2.5G Ethernet PCS/PMA or SGMII实现 UDP 网络视频传输,提供工程和QT上位机源码加技术支持本文使用Xilinx的Artix7 FPGA基于1G/2.5G Ethernet PCS/PMA or SGMII实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源);另一种是如果你的手里没有摄像头,或者你的开发板没HDMI输入接口,则可使用代码内原创 2023-10-18 09:15:20 · 2570 阅读 · 0 评论 -
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于RTL8211 PHY实现,提供工程和QT上位机源码加技术支持
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于RTL8211 PHY实现,提供工程和QT上位机源码加技术支持本文使用Xilinx的Artix7 FPGA基于RTL8211 网络PHY芯片实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源);另一种是如果你的手里没有摄像头,或者你的开发板没HDMI输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`defi原创 2023-09-26 09:18:48 · 2122 阅读 · 0 评论 -
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于88E1518 PHY实现,提供工程和QT上位机源码加技术支持
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于88E1518 PHY实现,提供工程和QT上位机源码加技术支持本文使用Xilinx的Kintex7 FPGA基于88E1518 网络PHY芯片实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源);另一种是如果你的手里没有摄像头,或者你的开发板没HDMI输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`def原创 2023-09-22 08:53:16 · 610 阅读 · 0 评论 -
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于B50610 PHY实现,提供工程和QT上位机源码加技术支持
FPGA 图像缩放 千兆网 UDP 网络视频传输,基于B50610 PHY实现,提供工程和QT上位机源码加技术支持本文使用Xilinx的Kintex7 FPGA基于B50610网络PHY芯片实现千兆网UDP视频传输(视频缩放后再传输),视频源有两种,分别对应开发者手里有没有摄像头的情况,一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源);另一种是如果你的手里没有摄像头,或者你的开发板没HDMI输入接口,则可使用代码内部生成的动态彩条模拟摄像头视频,视频源的选择通过代码顶层的`defin原创 2023-09-20 09:06:53 · 1042 阅读 · 0 评论