![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
菜鸟FPGA HLS专题
文章平均质量分 94
分享Xilinx的HLS代码
9527华安
两年半FPGA练习生经验、6年FPGA项目开发经验,任职于军工、985高校、科研院所等机构;提供各种FPGA开发完整解决方案。。。
展开
-
Zynq系列FPGA实现SDI视频编解码+多路视频融合叠加,基于GTX高速接口,提供2套工程源码和技术支持
Zynq系列FPGA实现SDI视频编解码+多路视频融合叠加,基于GTX高速接口,提供2套工程源码和技术支持原创 2024-07-11 08:37:02 · 1514 阅读 · 0 评论 -
Zynq系列FPGA实现SDI视频编解码+OSD动态字符叠加,基于GTX高速接口,提供2套工程源码和技术支持
Zynq系列FPGA实现SDI视频编解码+OSD动态字符叠加,基于GTX高速接口,提供2套工程源码和技术支持原创 2024-07-10 08:33:55 · 804 阅读 · 0 评论 -
Xilinx系列FPGA纯VHDL代码解码MIPI视频+OSD动态字符叠加,基于OV5640摄像头实现,提供1套工程源码和技术支持
Xilinx系列FPGA纯VHDL代码解码MIPI视频+OSD动态字符叠加,基于OV5640摄像头实现,提供1套工程源码和技术支持原创 2024-06-11 08:30:00 · 1302 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+HLS多路视频融合叠加,提供1套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+HLS多路视频融合叠加,提供1套工程源码和技术支持原创 2024-03-18 08:06:25 · 1753 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+OSD动态字符叠加,提供1套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+OSD动态字符叠加,提供1套工程源码和技术支持原创 2024-03-15 09:36:46 · 1151 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971的SDI视频接收+OSD动态字符叠加,提供1套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971的SDI视频接收+HLS动态字符叠加,提供1套工程源码和技术支持原创 2024-03-06 08:30:49 · 1753 阅读 · 0 评论 -
FPGA高端项目:FPGA基于GS2971的SDI视频接收+HLS图像缩放+多路视频拼接,提供4套工程源码和技术支持
FPGA高端项目:FPGA基于GS2971的SDI视频接收+HLS图像缩放+多路视频拼接,提供4套工程源码和技术支持原创 2024-03-05 08:27:06 · 1652 阅读 · 0 评论 -
Xilinx Zynq-7000系列FPGA实现视频拼接显示,提供两套工程源码和技术支持
Xilinx Zynq-7000系列FPGA实现视频拼接显示,提供两套工程源码和技术支持本文使用Xilinx Zynq7000系列FPGA Zynq7020实现HLS图像缩放,输入视频源采用OV5640摄像头模组;FPGA采集OV5640摄像头视频DVP转RGB888,调用Zynq软核的片内i2c控制器将OV5640配置为960x540@30Hz分辨率;工程用一路摄像头数据复制一份来模拟两路摄像头输入;然后调用2个Xilinx官方的Video In to AXI4-Stream IP核将RGB视频流转换为原创 2023-11-24 09:55:09 · 1782 阅读 · 0 评论 -
Zynq-7000系列FPGA使用 Video Processing Subsystem 实现图像缩放,提供工程源码和技术支持
Zynq-7000系列FPGA使用Video Processing Subsystem实现图像缩放,提供工程源码和技术支持本文使用Xilinx Zynq7000系列FPGA Zynq7020实现Video Processing Subsystem图像缩放,输入视频源采用OV5640摄像头模组;FPGA采集OV5640摄像头视频DVP转RGB888,调用Zynq软核的片内i2c控制器将OV5640配置为1280x720@30Hz分辨率;然后调用Xilinx官方的Video In to AXI4-Stream原创 2023-11-23 08:44:17 · 2408 阅读 · 0 评论 -
Xilinx Zynq-7000系列FPGA任意尺寸图像缩放,提供两套工程源码和技术支持
Xilinx Zynq7000系列FPGA任意尺寸图像缩放,提供两套工程源码和技术支持本文使用Xilinx Zynq7000系列FPGA Zynq7020实现HLS图像缩放,输入视频源采用OV5640摄像头模组;FPGA采集OV5640摄像头视频DVP转RGB888,调用Zynq软核的片内i2c控制器将OV5640配置为1280x720@30Hz分辨率;然后调用Xilinx官方的Video In to AXI4-Stream IP核将RGB视频流转换为AXI4-Stream视频流;添加自定义的HLS图像缩原创 2023-11-22 08:32:43 · 2235 阅读 · 0 评论 -
FPGA调用 Video Mixer IP 实现多路视频拼接,提供4套工程源码和技术支持
FPGA调用 Video Mixer IP 实现多路视频拼接,提供4套工程源码和技术支持Video Mixer IP是OSD的升级版,vivado2019.1后OSD已不再使用,Video Mixer IP主要功能就是实现视频叠加输出,最多可叠加16路视频,但现实项目几乎用不到这么多路。本设计调用Xilinx主推的VDMA做图像缓存,调用Video Mixer IP做视频拼接,提供4套vivado工程,分别为1路视频直接输出,2路视频拼接,3路视频拼接,4路视频拼接,旨在让大家掌握Video Mixer原创 2022-10-01 22:20:59 · 5849 阅读 · 0 评论 -
FPGA HLS图像缩放Video Mixer视频拼接,提供3套工程源码和技术支持
FPGA双线性插值图像缩放详细讲解,上板验证稳定通过,提供3套工程源码和技术支持此功能模块使用HLS实现,并已封装导出IP,可在工程中添加并使用,可提供HLS工程源码;若是用verilog实现双线性插值图像缩放,是一项及其复杂的事情,且不能做到任意比例,网上也有源码,不信你可以去下载并验证,肯定做不到任意比例缩放;这样一来,HLS则成为了更好的选项,偷偷告诉你,HLS几行代码就搞定了;原创 2022-10-29 10:51:10 · 2942 阅读 · 8 评论 -
FPGA HLS图像缩放,双线性插值任意比例缩放,提供4套工程源码和技术支持
FPGA实现双线性插值任意比例的图像缩放,HLS封装IP,提供2套工程源码和技术支持原创 2022-09-26 20:48:05 · 2789 阅读 · 0 评论 -
FPGA多路视频叠加融合 HLS算法实现 提供2套工程源码和技术支持
FPGA多路视频叠加融合 HLS算法实现 提供2套工程源码和技术支持视频叠加和融合在FPGA图像处理领域有着广泛应用,但其复杂的内存访问机制和视频叠加透明度的融合,使得实现难度很大,让很多FPGA工程师望而却步,在目前的技术条件下,使用HLS实现视频叠加融合是最简单方便的实现方式,本设计也是基于此实现。本设计提供2套vivado工程,一套是单路同源视频的缩放叠加,原视频作为底层视频,取原视频的中间部分缩小后作为叠加视频,叠加于底层视频的左上角后输出;另一套是两路非同源视频的缩放叠加,一路视频作为底层原创 2023-06-06 08:45:03 · 1913 阅读 · 1 评论 -
FPGA实现图像对比度自动调整,提供2套工程源码和技术支持
FPGA实现图像对比度自动调整,提供2套工程源码和技术支持使用HLS方式实现对比度调整,可SDK动态配置;zynq和纯FPGA均可使用原创 2022-11-29 17:18:57 · 1593 阅读 · 0 评论 -
zynq实现视频动态字符叠加OSD,提供2套工程源码和技术支持
zynq实现视频动态字符叠加OSD,提供2套工程源码和技术支持本方案高度贴近真实项目;本方案优势如下:1、使用软件动态配置字符,SDK写入;2、字符的显示位置、颜色等软件动态配置;3、软硬件(PL、PS)交互方案,对于学生而言可以提高项目的高端性;缺点:由于加载了国标字库,所以ram占用较大,只适用于zynq系列期间,A7和低配的K7都不适用;原创 2022-11-29 20:20:05 · 2675 阅读 · 4 评论 -
FPGA图像处理HLS实现三种图像缩放算法,线性插值、双线性插值、双三次插值,提供HLS工程和vivado工程源码
FPGA图像处理HLS实现三种图像缩放算法,线性插值、双线性插值、双三次插值,提供HLS工程和vivado工程源码因为对于HLS来说,干这活儿只需要一句话一行代码即可实现;因为Xilinx早就帮你做好了三种图像缩放算法的库,并且可以综合,既然如此,我还需要去管他怎么实现的,算法公式是怎样的吗?这就是HLS的NB之处。。。原创 2023-01-15 20:27:24 · 8139 阅读 · 5 评论 -
FPGA图像处理HLS实现sobel边沿检测,提供HLS工程和vivado工程源码
FPGA图像处理HLS实现sobel边沿检测,提供HLS工程和vivado工程源码因为对于HLS来说,干这活儿只需要一句话一行代码即可实现;因为Xilinx早就帮你做好了sobel边沿检测的库,并且可以综合,既然如此,我还需要去管他怎么实现的,算法公式是怎样的吗?这就是HLS的NB之处。。。原创 2023-01-13 20:14:13 · 1991 阅读 · 0 评论 -
FPGA图像处理HLS实现RGB转灰度,提供HLS工程和vivado工程源码
图像rgb转灰度图本身很简单,用verilog代码实现也就十几行代码的事儿,那为啥还要用HLS实现呢?因为简单,可以作为HLS图像处理入门的例程,通过图像rgb转灰度图试验,可以让我们很好的入门HLS的开发,跟着我做一遍后你就会发现HLS其实没想象中的那么复杂;原创 2023-01-13 14:51:30 · 2458 阅读 · 0 评论