ZYNQ-PS硬件

ZYNQ–PS
ZYNQ-PS包含两个完整的ARM处理器系统，APU（应用处理器单元），扩展外设接口，cache存储器，存储器接口，互联接口和时钟发生电路等

1).APU

APU主要由两个ARM处理器组成，每一个都关联了可计算的单元；一个NEONTM媒体处理引擎（MPE）和浮点单元（FPU);一个内存管理单元（MMU);一个一级cache存储器（分为指令和数据两部分都是32KB共64KB）。APU里还有一个二级cache存储器（共512KB数据和指令），再往下还有片上存储器（OCM（256KB））;都是两个ARM共用的。最后由一个一致性控制单元（SCU）在ARM核和二级cache及OCM存储器之间形成了桥连接。SCU部分负责与PL对接；
2）外部接口
包含PS与PL之间；PS与外部的;
PS和外部接口之间的通信主要是通过复用的输入/输出（MIO）实现的，它提供了54个引脚，可以按需定义；
当需要扩展超过54个引脚时，可以通过扩展MIO（EMIO）实现，EMIO是通过共用了PL的IO资源实现。
PS中可用的IO包括标准通信接口和通用输入输出（GPIO，可以作为按钮，LED，开关等）

3）存储器接口
PS上的存储器接口单元包括一个动态存储控制器和几个静态存储器接口模块。动态存储器控制用于DDR3,DDR3L,DDR2或LPDDR2。静态存储控制器支持一个NAND闪存接口，一个Quad_SPI闪存接口，一个并行数据总线，和并行NOR闪存接口。
4）片上存储器
片上存储器包括：256KB的RAM(OCM)和128KB的ROM（BootROM).OCM支持2个64位AXI从机接口端口；一个用于APUSCU的CPU/ACP访问，一个端口由PS和PL内其他所有的总线主机共享。
5）AXI接口
高级可扩展接口，实现PL与PS之间的数据交互，在IP核中使用AXI协议，他是一种高性能，高宽带，低延迟 的片内总线；

PS与PL之间的主要连接通过一组9个AXU接口，每个接口有多个通道，


分类：
-1通用AXI：
一条32位数据总线，适合PS,PL之间的中低速通信。两个PS做主机，两个PL做主机
-2加速器一致性端口：
PL和APU内的SCU之间的单个异步连接，总线宽度64位。实现PL与APU中的cache之间的一致性，PL做主机。
-3高性能端口
四个高性能AXI接口，带有FIFO缓冲读写操作，支持PL和PS中的存储器单元的高速率通信。数据宽度是32或64位，PL做主机。