ZYNQ DMA实现PS与PL间数据传输通信

最新推荐文章于 2024-10-12 22:17:50 发布
最新推荐文章于 2024-10-12 22:17:50 发布
阅读量1.6w 收藏 125
点赞数 10
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangjie36/article/details/106913665
版权
本文详细介绍了如何在ZYNQ FPGA中利用DMA控制器实现PS（ARM处理器）与PL（可编程逻辑）之间的数据传输。分别阐述了PS到PL和PL到PS的数据传输流程，包括寄存器设置、数据长度限制以及传输控制。同时，提到了DMA控制器的特点，如8个并行通道、中断和事件管理，以及多通道数据FIFO的工作原理。最后，列举了配置DMA进行内存到内存传输的步骤，包括初始化、中断处理和硬件交互。
摘要由CSDN通过智能技术生成

一，PS到PL的数据传输流程:

1，传输过程

（1）、向PL端查询剩余数据存储长度（以byte为单位）；

（2）、通过写寄存器设置PL端DMA数据传输开始地址；

（3）、通过写寄存器设置PL端DMA数据传输长度（以byte为单位）；

（4）、通过写寄存器启动PL端DMA传输；

（5）、通过读寄存器查询PL端DMA是否完成数据传输；

在SDK PS端代码：

PS（ARM）端驱动代码如下：

#define WRITE_SPACE_REG 0x84000004

#define ps2pl_SA 0x84000008

#define ps2pl_LENGTH  0x8400000C

#define ps2pl_START 0x84000010

#define ps2pl_FINISHED 0x84000014

data_space 

了解本专栏 订阅专栏 解锁全文 超级会员免费看
寒听雪落
关注
专栏目录
订阅专栏
Zynq PS_PL间通信学习（一） AXI_DMA_LOOP测试
weisili2000_2000的博客
12-06 1万+
参考资料： Xilinx官方参考文档：PG021_axi_dma、UG585_zynq_7000_TRM等 AXI DMA开发 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 黑金教程 course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf 米联客教程 S03_CH01_AXI_D...
ZYNQ基础系列（六） DMA基本用法
热门推荐
long_fly的博客
03-30 5万+
DMA 环路测试 涉及到高速数据传输时，DMA就显得非常重要了，本文的DMA主要是对PL侧的AXI DMA核进行介绍（不涉及PS侧的DMA控制器）。AXI DMA的用法基本是：PS通过AXI-lite向AXI DMA发送指令，AXI DMA通过HP通路和DDR交换数据，PL通过AXI-S读写DMA的数据。 实验思路 首先设计一个最基本的DMA环路 实验思路是：首先PS通过AXI-lit...
ZYNQ 中PS与PL交互的硬件接口
crjmail的博客
12-16 5565
一、ZYNQ整体框图 二、细节图 三、PL与PS交互接口 在 ZYNQ 芯片内部用硬件实现了 AXI 总线协议，包括 12 个物理接口，分别为 S_AXI_HP{0:3}_FPD(PL为master,PS为slave)， S_AXI_LPD(PL为master,PS为slave)， S_AXI_ACE_FPD(PL为master,PS为slave)， S_AXI_ACP_FPD(PL为master,PS为slave)， S_AXI_HPC{0,1}_FPD(PL为master,PS为slave)， M_
Xilinx Zynq PS 与 PL 通过 BRAM 和 DMA 进行数据交互
最新发布
gitblog_09733的博客
10-12 592
Xilinx Zynq PS 与 PL 通过 BRAM 和 DMA 进行数据交互 XilinxZynqPS与PL通过BRAM和DMA进行数据交互 Xilinx Zynq PS 与 PL 通过 BRAM 和 DMA 进行数据交互本资源文件详细介绍了如何在 Xilinx Zynq 平台上，通过 Block RAM (BRAM...
ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验
weixin_44852755的博客
11-07 9228
说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,
"30年---我与赛灵思FPGA的故事”：ZYNQ-7000使用总结(3) ——PS和PL部分配合使用
青蛙@嘎嘎
01-21 1万+
由 allan 于 星期五, 06/20/2014 - 14:37 发表 前面在《ZYNQ-7000使用总结（2）——PS部分的使用》中讲述了ZYNQ-7000中PS部分的用法，主要是对软件的使用以及设计流程进行了介绍。但是在实际使用中，往往会将PL和PS部分配合使用，以充分使用ZYNQ的资源，发挥其优势。对于ZYNQ-7000，PS部分可以作为一个子系统独立工作（上篇文章已经介绍）
AXI DMA简介与使用【ZYNQ】+【DMA】+【Vivado】
qq_41034962的博客
12-07 5768
DMA：直接内存访问。 可以在不在CPU干涉的情况下进行数据的搬运。 PS端由集成DMAC的硬核。 DDR3---IO ---DDR3 ---OCM ---PL AXI DMA简介： 概述： AXI DMA:AXI Direct Memory Access，直接内存访问 AXI DMA 为内存和AXI4-Stream外设之间提供了高带宽的直接内存访问 其可选的S/G功能可以将CPU数据搬运任务中解放出来 A...
ZYNQ PS与PL通信之DMA
硬码农二毛哥的博客
08-11 6611
在zynq开发中，PS与PL通信是非常关键的内容，掌握了PS与PL通信方法，就可以搭建各种常用的硬件平台。本文先介绍集中PL与PS的通信方法，然后重点介绍通过DMA实现PS与PL通信。
ZYNQ PS-PL数据交互方式总结（好文）
一个早起的程序员
12-03 1万+
目录 一，中断： 二，IO方式：MIO EMIO GPIO 三，BRAM或FIFO或EMIF 1，通过BRAM实现PL/PS之间交互 2，通过AXI-Stream FIFO完成PS和PL部分的数据交互 3，通过 EMIF 进行 PS 与 PL 间数据交互 四，AXI DMA：PS通过AXI-lite向AXI DMA发送指令，AXI DMA通过HP通路和DDR交换数据，PL通过AXI-S读写DMA的数据。 五，DDR3：通过对AXI HP接口的操作来实现。 六，内部回环串口 七，其它.
Zynq-linux PL与PS通过DMA数据交互
天使之猜的博客
10-04 1万+
一、目标 在米尔科技的z-turn板上，采用AXI DMA 实现zynq的PS与PL数据交互。 二、分析 ①PS数据传PL 驱动中的测试程序中给出一堆数据，通过DMA传输到AXI4-Stream Data FIFO ,PL端从DATA FIFO中把数据读出来。 ②PL数据传PS 将PS传入PL的数据回传，在PS端显示出数据，最后将数据乘2再送入DMA。 ③PL端代码思路 1）读数据 在加上DATA...
ZYNQ第六章-PS与PL数据交互第一篇
m0_56222647的博客
03-27 4899
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
12-02
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
ZYNQ AXI总线PL/PS间通信的例程代码
11-02
ZYNQ AXI总线PL/PS间通信的例程代码，需要的可以下载来看看
PL端的数据通过DMA传到PS端，每次传输数据的位宽为64bit，深度为2048.
03-05
标题提到的“PL端的数据通过DMA（Direct Memory Access）传到PS端”是Zynq中常见的一种高效数据传输方式。DMA允许外围设备直接访问系统内存，无需CPU介入，从而提高了数据传输速率和系统效率。 在描述中，"每次传输...
zynq pl通过dma对psddr写入数据 +完整工程压缩包
12-28
在Zynq系统中，PL可以通过DMA控制器向PS DDR写入或读取数据，显著减少了CPU负载并提高了数据传输速率。 4. **Zynq中的DMA**：Xilinx Zynq SoC包含一个集成的AXI DMA引擎，支持单通道和双通道模式，用于在PS和PL之间...
AXI-HP-ZYNQ.rar_DMA axi_ddr_vivado_zynq axi dma_zynq ps pl
07-15
高性能（HP）AXI接口是Zynq-7000 SoC中PS与PL之间数据传输的主要通道，支持高性能的DDR3/4内存访问和其他外设连接。AXI协议是Advanced eXtensible Interface的一种变体，设计用于高带宽、低延迟的数据传输。 3. **...
ZYNQ--PL与PS端的数据交互(PS端编程实现)
weixin_44253012的博客
02-27 5880
这篇文章的侧重点是讲思路的，讲为什么需要某一个步骤或者某一个东西，以及它和其他步骤的联系是什么
Zynq PS_PL间通信学习（二） PS与用户逻辑UART进行数据交互
weisili2000_2000的博客
12-10 1万+
Xilinx官方参考文档：ug994-vivado-ip-subsystems.pdf 黑金教程： cource_s1_ALINX_ZYNQ(AX7010_AX7020)开发平台基础教程V1.06（第十一章） course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf（第十章） 前面介绍了PS与PL通过DMA通信的基本测试，但是之前用的都是xilinx的官方的IP核，接口都是...
FPGA学习记录（三）Zynq UltraScale+ MPSoC 基于 BRAM 的 PS 和 PL 的数据交互
LB__aj的博客
11-15 2179
开发环境：vivado2022.1 vitis windows10 开发板：xczu28dr实验任务：PS 将串口接收到的数据写入BRAM，然后从BRAM中读出数据，并通过串口打印出来；与此同时，PL从BRAM中同样读出数据，并通过ILA来观察读出的数据与串口打印的数据是否一致。目录前言1.PL端2.PS端1.PL端打开vivado2022.1并创建工程：Zynq UltraScale + MPSoC核配置：接下来在。
zynq使用axi dma将ddr中的数据搬到pl中
11-16
Zynq是一款由Xilinx公司推出的嵌入式处理器SoC（System on Chip）系列产品。它集成了ARM Cortex-A9处理器和Xilinx的可编程逻辑部分，可用于各种嵌入式系统的设计和开发。 AXI DMA（Direct Memory Access）是一种在嵌入式系统中用于数据传输的高性能接口协议。它可以在不需要CPU介入的情况下，将数据直接从内存中读取或写入外设。这种方式可以大大提高数据传输的效率，减轻CPU的处理负担。 而DDR（Double Data Rate）则是一种高速的双倍频率存储器，广泛应用于各种嵌入式系统中。它的高速数据传输特性使其非常适合作为数据传输和存储的载体。 在Zynq中，使用AXI DMA将DDR中的数据搬移到PL中，可以通过配置DMA模块和内存映射来实现。首先，程序员需要通过编程将DMA模块与DDR内存和PL逻辑部分进行连接。然后，通过设置DMA寄存器和通道进行配置，并触发数据传输的开始和结束。 在数据传输过程中，DMA模块会直接从DDR内存中读取数据，并经过PL逻辑部分进行处理或者存储。这样就可以实现高效的数据传输和处理，大大提高了系统的整体性能和响应速度。 总之，通过Zynq的AXI DMA接口，可以实现高效的数据传输和处理，将DDR中的数据搬移到PL中，为嵌入式系统的设计和开发提供了强大的支持。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值