用3-8译码器实现L=~(A+C)+AB

最新推荐文章于 2024-07-18 00:22:40 发布

一起拼，一起加油

最新推荐文章于 2024-07-18 00:22:40 发布

阅读量2k

点赞数 1

分类专栏：嵌入式学习文章标签： FPGA

本文链接：https://blog.csdn.net/qq_41982581/article/details/82562986

版权

该博客详细介绍了如何利用3-8译码器来实现逻辑函数L=~(A+C)+AB，首先将函数转换为最小项形式，然后给出代码实现，并通过RTL视图展示设计，最后提供了测试脚本和时序仿真相册，以验证设计的正确性。

摘要由CSDN通过智能技术生成

第一步：化成最小项形式
L=(_A)*(B)(_C)+(A)(B)(_C)+(A)*(B)*(C)+(A)(B)*©=M0+M2+M6+M7
第二步：代码

module cy4(input[2:0] E,//输入端口声明 
input[2:0] A,//输入端口声明 
output reg[7:0] Y,//输出端口声明 
output L
);
parameter M0 = 8'b1111_1110;
parameter M1 = 8'b1111_1101;
parameter M2 = 8'b1111_1011;
parameter M3 = 8'b1111_0111;
parameter M4 = 8'b1110_1111;
parameter M5 = 8'b1101_1111;
parameter M6 = 8'b1011_1111;
parameter M7 = 8'b0111_1111;
parameter M8 = 8'b1111_1111;
always @(A,E) 
if(E == 3'b111) 
begin 
case(A) 
3'b000: Y = M0;
3'b001: Y = M1; 
3'b010: Y = M2; 
3'b011: Y = M3; 
3'b100: Y = M4; 
3'b101: Y = M5; 
3'b110: Y = M6; 
3'b111: Y = M7; 
default: Y = M8; 
endcase 
end 
else;
assign L = ~(Y[0]&Y[2]&Y[6]&Y[7]);
endmodule
<

最低0.47元/天解锁文章

一起拼，一起加油

关注

1
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
用3-8译码器实现L=~(A+C)+AB

第一步：化成最小项形式 L=(~A)(~B)(~C)+(~A)(B)(~C)+(A)(B)(~C)+(A)(B)(C)=M0+M2+M6+M7 第二步：代码 module cy4(input[2:0] E,//输入端口声明 input[2:0] A,//输入端口声明 output reg[7:0] Y,//输出端口声明 output L ); parameter ...
复制链接

扫一扫