HDLbits 刷题 -- Vectorr

这篇文章介绍了如何使用Verilog语言编写一个简单的模块,该模块接受一个8位输入向量并反转其位序。通过代码片段展示了一种方法,即直接复制并调整输入位来实现输出。附有对应的时序图帮助理解操作过程。
摘要由CSDN通过智能技术生成

Given an 8-bit input vector [7:0], reverse its bit ordering.

译:给定一个8位输入向量[7:0],反转它的位顺序。

        

module top_module( 
    input [7:0] in,
    output [7:0] out
);
    //assign out[7:0] = {in[0],in[1],in[2],in[3],in[4],in[5],in[6],in[7]};
    assign out = {in[0],in[1],in[2],in[3],in[4],in[5],in[6],in[7]};
endmodule

           

时序图如下:

  • 2
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

刚及格的陆拾伍

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值