目录 引言 总体设计结构 设计说明 设计框图 设计详述 FIR滤波器模块 时钟 IP 下采样模块 引言 本文接续前面几篇: 数字信号处理——多速率信号处理(1) 数字信号处理——多速率信号处理(2) 本文以及后续文章主要是针对各个设计环节进行代码实现。本文首先会给出总体的设计结构,以及部分模块的设计源码、仿真源码。 总体设计结构 设计说明 本例程设计一个抽取滤波器。 设计参数: 原始采样时钟频率:100MHz