![](https://img-blog.csdnimg.cn/8c0386924c00429ba1188a4fc68e56b8.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
XILINX FPGA 开发经验专栏
文章平均质量分 76
结合自己实际遇到的问题,做一个记录总结。
在路上-正出发
自勉:故余虽愚,卒获有所闻
热爱:ASIC以及FPGA数字设计
学历:NJUST EI 本/硕
语言:Verilog HDL、Matlab、Tcl、Python、SystemVerilog、Perl
闲暇:
-1- 翻译书籍《Static Timing Analysis for Nanometer Designs》(关于静态时序分析),已4万字
-2- 翻译书籍《Low Power Methodology Manual》(关于低功耗设计方法学),已完结
展开
-
Vivado 错误代码 [Place 30-574]解决思路
Vivado 错误代码 [Place 30-574]解决思路原创 2023-01-13 11:10:37 · 5137 阅读 · 2 评论 -
Vivado 综合属性实用命令
本文记录一些用于 Vivado 综合约束的实用命令,欢迎补充~本文会适当结合一些特定设计进行解释,并结合相关工程进行具体的综合实现分析,不只是理论知识还有实际操作。演示使用的Vivado 版本:2018.3FPGA芯片型号:xc7a35tfgg484-2本篇博文,建议在电脑端网页/pad上查看~原创 2023-01-07 00:35:11 · 4624 阅读 · 5 评论 -
Vivado 错误代码 [Labtools 27-2251] 解决思路
[Labtools 27-2251] Unable to read device properties. Please make sure that the proper configuration memory part is selected.原创 2022-09-26 20:25:55 · 8601 阅读 · 4 评论 -
关于 XILINX FPGA(非ZYNQ系列)的程序固化 记录
FPGA程序固化步骤说明原创 2022-08-27 10:30:31 · 2156 阅读 · 2 评论 -
Vivado 错误代码 [USF-XSim-62] [XSIM 43-4316] 解决思路
[USF-XSim-62] 'compile' step failed with error(s). Please check the Tcl console output or 'E:/MY_PROJECT/RADAR/PCIE_12_CHAN/PCIE_12CHAN_64RCV/PCIE_12CHAN_64RCV.sim/sim_1/behav/xsim/xvhdl.log' file for more information.原创 2022-07-18 15:06:30 · 5954 阅读 · 2 评论 -
Vivado 错误代码 [DRC PDCN-2721] 解决
Vivado 错误代码 [DRC PDCN-2721] 解决原创 2022-06-23 17:03:50 · 3640 阅读 · 4 评论