在路上-正出发
自勉:故余虽愚,卒获有所闻
热爱:ASIC以及FPGA数字设计
学历:NJUST EI 本/硕
语言:Verilog HDL、Matlab、Tcl、Python、SystemVerilog、Perl
闲暇:
-1- 翻译书籍《Static Timing Analysis for Nanometer Designs》(关于静态时序分析),已4万字
-2- 翻译书籍《Low Power Methodology Manual》(关于低功耗设计方法学),已完结
展开
-
Verilog 编程——奇偶分频(50%占空)
最近准备一些笔试面试,想再把时钟奇偶分频的再整理一下。我之前写过一个PWM产生的模块,里面有任意频率/占空比的时钟生成。可以参考:原创 2023-05-09 18:24:14 · 1408 阅读 · 3 评论 -
Verilog 编程——事件/脉冲融合
再来记录一道今年海康的实习机试题目,这个相对简单很多。关于多个不同时到达的脉冲信号融合的问题。原创 2023-05-09 15:23:03 · 1262 阅读 · 0 评论 -
Verilog 编程——筛选最大值与次大值
串行输入一个数据序列,要求在对这个序列仅进行1次遍历的情况下,输出最大的两个数。完善如下代码:原创 2023-05-09 09:41:30 · 5530 阅读 · 10 评论 -
基于 Verilog HDL 设计真彩图的灰度处理模块
FPGA比较擅长的是作定点数整数运算,那么对于带有小数部分的乘加运算。一般都选择先扩大若干倍,而后将运算结果缩小若干倍实现。原创 2023-04-16 20:34:48 · 1016 阅读 · 0 评论 -
跨时钟域 单脉冲 脉冲信号同步问题——快到慢(2)
本篇接上一篇继续介绍跨时钟域的单比特单周期脉冲信号同步的第二种方法,握手原创 2023-02-21 11:10:15 · 561 阅读 · 0 评论 -
跨时钟域 单脉冲 脉冲信号同步问题——快到慢(1)
本文先给出快时钟域到慢时钟域脉冲信号同步的方法之一:脉冲展宽+3级同步器(或2级同步器亦可)。给出设计和仿真源码。原创 2023-02-20 22:56:02 · 1874 阅读 · 0 评论 -
仲裁器设计——Verilog源码
本文就固定优先级仲裁器和轮询调度仲裁器作简单阐述并实现。给出设计、测试源码。原创 2023-02-11 18:25:44 · 2432 阅读 · 0 评论 -
m序列发生器——Verilog设计
本篇文章利用Verilog编写一个m序列发生器模块。原创 2023-02-09 22:17:31 · 4177 阅读 · 0 评论 -
IIC 通信协议 (二)
本篇博文承接前文,继续做 IIC 通信协议 FPGA实现相关的内容。用Verilog 编写一个 IIC 通信控制器,最后用 Microchip公司提供的 IIC 驱动器件的 Verilog 模型 辅助完成 仿真验证。原创 2022-12-25 18:26:16 · 2909 阅读 · 0 评论 -
基于FPGA的 TMDS 编码 及 HDMI 显示
最近在开发板上倒腾了一下 TMDS 视频编码的原理以及实现。特在此做一个记录。文附 全部设计源码,需要的可以关注一下。原创 2022-12-23 12:53:26 · 2581 阅读 · 5 评论 -
基于FPGA的三线制数码管驱动设计
对三线制数码管的驱动设计做一个简单的总结吧。原创 2022-12-21 19:14:31 · 737 阅读 · 0 评论 -
基于FPGA的 矩阵键盘按键识别 【原理+源码】
最近了解了矩阵键盘扫描的原理,动手实现了一下,在这里做一个简单的总结。原创 2022-12-21 18:45:44 · 4596 阅读 · 3 评论 -
基于FPGA的PWM发生器设计
前段时间一直在作 MIPS32 CPU 的设计。最近想换换头脑,做一个 参数可实时控制的 PWM 发生器。本文会给出所有设计模块的设计以及仿真源码。原创 2022-12-18 22:52:47 · 2173 阅读 · 0 评论 -
数据位宽转换(任意整数倍)设计——思路和源码
基于移位寄存器方法的位宽转换模块设计Verilog HDL设计、仿真 源码原创 2022-09-28 11:51:23 · 2236 阅读 · 6 评论 -
FSM实例——按键消抖及状态检测
目录说明1、功能分析2、模块代码3、仿真分析说明按键消抖在机械按键中很有必要,保护电路的安全性。一般来说,机械按键抖动持续时间约为20ms,本文从状态机的角度进行按键消抖以及按键状态判别的实现。场景说明:按键默认上拉到高电平,按下时为低电平。代码仅供设计参考,编程方式不唯一。主要是设计思路和功能需求到状态转移图的映射。不足之处,评论区留言~1、功能分析首先状态划分:1、空闲状态:此时按键没有按下,处于等待按键按下的状态;2、按下消抖:此时按键按下,原创 2022-04-25 00:28:38 · 1361 阅读 · 2 评论 -
FPGA技术——FPGA的灵魂(FSM)你悟了吗?
文章目录前言一、FSM是什么 ?1.概念2.要素状态机组成的六个要素状态机工作的四个要素3.分类二、如何设计FSM ?1.状态抽象与转换2.状态化简3.状态编码4.编程实现三、设计实例四、简述FSM的综合优化总结参考声明前言 有限状态机,Finite State Machine。《FPGA之道》的作者,狄超老师曾在书中这样评价道:状态机是FPGA设计中一种非常重要、非常根基的设计思想,堪称FPGA的灵魂。由...原创 2021-08-18 21:07:39 · 2438 阅读 · 4 评论 -
FPGA技术——FIFO IP核你学废了吗?
目录前言FIFO(First In First Out),在FPGA设计过程经常用到。常见的应用场景有以下几个方面:数据产生速率和数据接收速率不匹配(不相等); 发送的数据位宽与接收的数据位宽不匹配; 异步时钟域数据传输(高速时钟域—>低速时钟域、低速时钟域—>高速时钟域);当我们清楚FIFO本身的机理,完全可以自己用硬件描述语言(VHDL、Verilog等)写一个FIFO进行使用,但是编写代码、功能调试、时序约束等会耗费我们很多宝贵的时间。对于一个工程项目来说,开发周期越原创 2021-08-14 01:01:10 · 632 阅读 · 1 评论 -
FPGA技术——复位
FPGA技术——复位要点速览:FPGA技术中,复位是非常有必要且是必须的。常见的复位类型有:同步复位、异步复位、异步复位同步化等。那么这些复位类型之间到底有什么区别?各自的使用条件(环境)又是什么?如何选择不同的复位类型来确保FPGA能够正确地进入复位状态?此篇文章主要就以上问题做出解释。文章目录FPGA技术——复位前言一、同步复位1.概念2.同步复位的优点3.同步复位的缺点4.Verilog代码如何实现同步复位?二、异步复位1.概念2.异步复位的优点3.异步复位的缺点4.Verilog代码原创 2021-08-07 13:35:08 · 2953 阅读 · 3 评论