SystemVerilog & Questa Sim
文章平均质量分 60
以 Questa Sim 工具为依托,以 mini工程形式 实际练习SV编程。欢迎关注~~
在路上-正出发
自勉:故余虽愚,卒获有所闻。
热爱:ASIC以及FPGA数字设计。
学历:NJUST EI 本硕
供职:HW-Hisilicon-Kirin-Chip Design Engineer
闲暇:
翻译书籍《Static Timing Analysis for Nanometer Designs》(关于静态时序分析),已4万字。
翻译书籍《Low Power Methodology Manual》(关于低功耗设计方法学),已完结。
展开