在路上-正出发
自勉:故余虽愚,卒获有所闻
热爱:ASIC以及FPGA数字设计
学历:NJUST EI 本/硕
语言:Verilog HDL、Matlab、Tcl、Python、SystemVerilog、Perl
闲暇:
-1- 翻译书籍《Static Timing Analysis for Nanometer Designs》(关于静态时序分析),已4万字
-2- 翻译书籍《Low Power Methodology Manual》(关于低功耗设计方法学),已完结
展开
-
基于FPGA的UDP 通信(六)
本文基于FPGA和MATLAB对千兆以太网通信模块UDP数据发送(FPGA发送)进行联合调试。原创 2023-01-17 16:33:32 · 4509 阅读 · 2 评论 -
基于FPGA的UDP 通信(五)
本文基于FPGA设计千兆以太网通信模块UDP数据发送模块(FPGA发送)原创 2023-01-15 20:03:57 · 3061 阅读 · 6 评论 -
基于FPGA的UDP 通信(四)
本文基于FPGA与MATLAB作千兆以太网通信模块UDP数据接收实验板级验证:FPGA接收上位机数据。原创 2023-01-13 16:45:29 · 3320 阅读 · 2 评论 -
基于FPGA的UDP 通信(三)
本文基于FPGA设计千兆以太网通信模块:FPGA接收上位机数据。原创 2023-01-12 23:38:22 · 3536 阅读 · 8 评论 -
基于FPGA的UDP 通信(二)
本文继续介绍与以太网数据协议相关的内容。原创 2023-01-11 15:53:08 · 5060 阅读 · 3 评论 -
基于FPGA的UDP 通信(一)
手头的FPGA开发板上有一个千兆网口,最近准备做一下以太网通信的内容。本文先介绍基本的理论知识。FPGA芯片型号:xc7a35tfgg484-2网口芯片:RTL8211网络接口:RJ45原创 2023-01-07 23:46:20 · 7793 阅读 · 2 评论 -
DDR3 数据传输 (六)
本文在前文设计的基础上,给出板级验证。原创 2023-01-02 21:56:42 · 1035 阅读 · 0 评论 -
DDR3 数据传输 (五)
本文基于XILINX IP 核设计一个DDR3数据读写读写模块,包含设计实现过程以及仿真验证、板级验证。原创 2023-01-02 17:50:25 · 1147 阅读 · 1 评论 -
DDR3 数据传输 (四)
本文介绍 MIG IP 的AXI接口。原创 2023-01-01 14:39:05 · 1714 阅读 · 0 评论 -
IIC 通信协议 (二)
本篇博文承接前文,继续做 IIC 通信协议 FPGA实现相关的内容。用Verilog 编写一个 IIC 通信控制器,最后用 Microchip公司提供的 IIC 驱动器件的 Verilog 模型 辅助完成 仿真验证。原创 2022-12-25 18:26:16 · 2909 阅读 · 0 评论 -
IIC 通信协议 (一)
本篇博文主要就是介绍与 IIC 通信相关的基础内容。原创 2022-07-24 22:53:27 · 3727 阅读 · 1 评论 -
DDR3 数据传输 (三)
本文将继续介绍DDR3数据传输过程的读写时序问题。原创 2021-09-20 15:48:07 · 2557 阅读 · 0 评论 -
DDR3 数据传输 (二)
本文主要介绍 MIS IP 核相关的接口(非AXI4接口)含义。原创 2021-09-19 15:50:24 · 1703 阅读 · 0 评论 -
DDR3 数据传输 (一)
本篇文章就MIG IP核的配置做详细阐述。原创 2021-09-07 16:49:39 · 2219 阅读 · 0 评论 -
UART 通信 协议 (二)
文章目录目录前言一、接收时序图二、模块设计1.总体方案2.接受数据信号同步化3.边沿检测设计4.生成采样时钟5.采样数据求和判决三、编程实现四、仿真验证五、板级调试验证参考说明前言上一篇博客介绍了UART通信协议的内容以及UART 发送的实现。本文接着上篇博客:UART 通信 协议 (一),主要介绍UART 接收的FPGA实现。设计平台:Vivado IDE 2018.3 硬件平台:武汉芯路恒科...原创 2021-09-06 14:03:10 · 887 阅读 · 0 评论 -
UART 通信 协议 (一)
文章目录前言UART,Universal Asynchronous Receiver/Transmitter,通用异步收发器。是一种最为简单的通信协议。在发送数据时,将并行的数据转为串行;数据接收时,将串行数据转为并行数据。UART 可以实现全双工通信。本文将以FPGA作为硬件平台,通过编程实现,UART 数据发送。包括功能仿真、板级验证。 设计平台:Vivado IDE 2018.3 硬件平台:武汉芯路恒科技ACX720开发板一、...原创 2021-08-31 21:11:27 · 3103 阅读 · 2 评论