第三章:多电压域设计
前一章讨论的技术已经成熟;工程师们使用它们已经有一段时间了,设计工具已经支持它们多年了。通过这一章,我们开始讨论更新的和针对性的方法来降低功率:功率门控和自适应电压缩放。
这两种技术都在于摆脱传统的方法,即在设计中对所有(内部)门使用单一的固定供电轨。(多年来,IO单元在大多数芯片中都有独立的电源供应)。
这种新方法最基本的形式是将芯片的内部逻辑划分成多个电压区域或功率域,每个区域都有自己的电源供给。这种方法被称为多电压设计。它是基于对现代Soc设计的认识,不同的数据块有不同的性能目标和约束条件。例如,A处理器可能需要以半导体技术允许的尽可能快速的速度运行。在这种情况下,需要一个相对较高的电源电压。另一方面,一个USB块可以以一个固定的、相对较低的频率运行,这更多的是由协议决定的,而不是底层技术。在这种情况下,一个较低的供电轨可能足以满足其时序约束,而一个较低的供电轨意味着它的动态和静态功率将更低。
一旦我们跨越了拥有单独电源的概念障碍,我们就可以考虑更复杂的电源策略:例如,我们可以为我们的处理器提供不同的伏数,这取决于它的工作负载。或者我们可以为RAM提供不同的电压——当内存未被访问时使用低压保持内存内容,以及当内存读写时使用更高电压。我们甚至可以考虑将电源电压降至零,也就是所说的功率门控。
为了便于讨论,我们提供了以下多电压策略的分类