Step one
要求:输出逻辑1.
这里只需要使用assign赋值语句对输出进行赋值即可。
module top_module( output one );
assign one = 1'b1;
endmodule
Zero
要求:输出逻辑0.
同样使用assign赋值语句。
module top_module(output zero);
assign zero = 1'b0;
endmodule
要求:输出逻辑1.
这里只需要使用assign赋值语句对输出进行赋值即可。
module top_module( output one );
assign one = 1'b1;
endmodule
要求:输出逻辑0.
同样使用assign赋值语句。
module top_module(output zero);
assign zero = 1'b0;
endmodule