本文是近期学习FPGA时序约束中IO约束总结的笔记,不足之处欢迎大家指出。
首先,为什么要进行IO约束?
答:高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此,FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。
- 在开始本文的叙述之前,对文章中用到的信号名称做一个解释:
信号名称 | 含义 |
---|---|
C0 | 时钟源 |
C1 | 发射端时钟 |
C2 | 锁存端时钟 |
int | 信号走线位于FPGA内部 |
ext | 信号走线位于FPGA外部 |
PCB | PCB走线 |
D | 寄存器数据输入端 |
Q | 寄存器数据输出端 |
- 除此之外,对于一些基本概念也一并解释:
名称 | 含义 |
---|